用verilog基于MAX II EP240的64转8路处理程序求助！！

各位，小弟用MAXII EP240做64转8路处理模块，编程仿真无误，下载后无输出；同样的思路 做了16转4仿真下载都没有问题。请问 这是怎么了？

程序如下：

module tzsb(a,b,c,d,e,f,g,h,o);

        input [7:0] a,b,c,d,e,f,g,h;
        output [7:0] o;
        wire [7:0] a,b,c,d,e,f,g,h,o;
        wire trig;
        wire [2:0] flag;

        assign trig=a[1]|a[2]|a[3]|a[4]|a[5]|a[6]|a[7]|a[0]
                                        |b[1]|b[2]|b[3]|b[4]|b[5]|b[6]|b[7]|b[0]
                                        |c[1]|c[2]|c[3]|c[4]|c[5]|c[6]|c[7]|c[0]
                                   |d[1]|d[2]|d[3]|d[4]|d[5]|d[6]|d[7]|d[0]
                                   |e[1]|e[2]|e[3]|e[4]|e[5]|e[6]|e[7]|e[0]
                                   |f[1]|f[2]|f[3]|f[4]|f[5]|f[6]|f[7]|f[0]
                                   |g[1]|g[2]|g[3]|g[4]|g[5]|g[6]|g[7]|g[0]
                                   |h[1]|h[2]|h[3]|h[4]|h[5]|h[6]|h[7]|h[0];
Counter counter1(
        .clock (trig),
        .q (flag[2:0]),
        );

mymux mux1(
        .data0x (a[7:0]),
        .data1x (b[7:0]),
        .data2x (c[7:0]),
        .data3x (d[7:0]),
        .data4x (e[7:0]),
        .data5x (f[7:0]),
        .data6x (g[7:0]),
        .data7x (h[7:0]),
        .sel (flag[2:0]),
        .result (o[7:0])
        );


endmodule

用计数器与多路选择器做为切换，
求指导