集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3191|回复: 7

调试VGA出现的问题

[复制链接]
吾爱潇洒 发表于 2014-11-19 13:22:29 | 显示全部楼层 |阅读模式
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
Warning: Skipped module PowerPlay Power Analyzer due to the assignment FLOW_ENABLE_POWER_ANALYZER
谁能告诉我这些警告是什么问题   万分感激
 楼主| 吾爱潇洒 发表于 2014-11-19 13:25:46 | 显示全部楼层
重点是第三个警告求解答
 楼主| 吾爱潇洒 发表于 2014-11-20 07:15:03 | 显示全部楼层
那个好像是我的管脚电压设置问题  现在已经没有了   
 楼主| 吾爱潇洒 发表于 2014-11-20 12:37:26 | 显示全部楼层

对了    请问我在quartus ii 中创建了ROM那ROM里的数据存在那个相对应的硬件里?比如EEPROM     还是说不需要硬件?   
zhiweiqiang33 发表于 2014-11-20 13:55:32 | 显示全部楼层
你现在设计的只是一个模型 懂吗 硬件肯定需要的
 楼主| 吾爱潇洒 发表于 2014-11-20 15:06:40 | 显示全部楼层
zhiweiqiang33 发表于 2014-11-20 13:55
你现在设计的只是一个模型 懂吗 硬件肯定需要的

就是说现在创建的ROM里的数据   运行时是存储在开发板上的ROM里的  可以这么理解吗?
zhiweiqiang33 发表于 2014-11-20 19:33:47 | 显示全部楼层
恩 你在本论坛上边找找相关的资料 肯定有
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-7 05:19 , Processed in 0.060724 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表