求助：spi的verilog程序，不是网上现成的那些，急需！万分感激！

大神们：
    我是初学者，一个spi程序憋了我三个月了，我没招了，请各位大神帮帮忙吧。
     具体要求是：FPGA作为主设备，首先由FPGA通过mosi，在开始的16个spi时钟周期里向芯片写入16位地址，写完后需要拉高片选和spi_clock至少9毫秒。然后再接下来的16个spi clock里FPGA通过miso，读取芯片寄存器的数据，同时，写入下一个寄存器地址。如此循环～
     现在遇到的困难是：spi clock的控制；写入和读取的触发沿（SPI模式为模式3）控制。
      我调了三个月这个程序都没调通，现在已经非常急迫了。希望在大神的帮助下能成功，衷心感谢！

你这个应该有时序图吧，给个时序图，然后把关键参数给出，我们好帮忙分析设计啊

你这个应该有时序图吧，给个时序图，然后把关键参数给出，我们好帮忙分析设计啊

好啊，谢谢大神了！