集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 884|回复: 0

关于modelsim仿真波形时序问题

[复制链接]
lmfsola 发表于 2015-4-5 23:35:31 | 显示全部楼层 |阅读模式
reg [7:0] temp;
reg [7:0] temp1;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
  temp1 <= 0;
else
   temp1 <= Bina_img_in;
  if(temp1 > 124)  
   temp <= 255;
  else
    temp <= 0;
end
assign Bina_img_out = temp;
endmodule
[img]file:///C:\Users\sola\AppData\Roaming\Tencent\Users\380514580\QQ\WinTemp\RichOle\QA2ZO[)GPB_QFC4[K3D4SIR.png[/img]
请问一  上面这段代码仿真出来的波形图怎么是这样的  不是时钟上升沿才处理吗?  Bina_img_in应该往后推半个周期才对啊?  而且Bina_img_out应该是同步输出才是 怎么延后了一个半周期呢??求高手告知!!!

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-7 05:25 , Processed in 0.060018 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表