集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1798|回复: 1

Avalon总线规范

[复制链接]
王建飞 发表于 2016-1-30 20:42:05 | 显示全部楼层 |阅读模式

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
zhsj 发表于 2016-1-31 10:28:57 | 显示全部楼层
王老师,我想写一个模块,有三个输入,分别是Din,A,B,一个输出为Dout。当检测到A的上升沿时,不论B处于什么状态,输出Dout=Din。当检测到B的下降沿时,不论A处于什么状态,输出Dout=0。A的上升沿和B的下降沿不会同时到达。请问这个模块该怎么写???谢谢您了。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-28 04:19 , Processed in 0.072515 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表