FPGA高级逻辑设计培训

一、 主管单位：至 芯 科 技     
       主办单位：至芯科技
二、 研修时间：2016 -04- 25
三、 研修地点：北京，西安，长沙同步开课（详情回复）
四、 课程简介
    现代FPGA设计推动着工程师的创新，但是随着系统的复杂，现代FPGA越来越高的复杂度也给工程师提出了新的挑战。面对越来越复杂的FPGA系统，工程师需要一套更加合理的设计方法学、验证方法学；同时越来越庞大的设计也给时序的优化提出了新的要求。这些都成为现代FPGA设计的核心问题。
    同时随着FPGA在整个系统中开始扮演越来越重要的角色，FPGA的接口技术，以及与外部处理器、功能芯片之间甚至是其他系统之间的接口技术也成为FPGA设计新的重点与难点。
    本次课程为期三天，通过设立"复杂逻辑与DSP算法设计"，"时序仿真、约束与优化"，"FPGA高级接口与系统协同设计"三大专题，力求帮助学员更加深入理解FPGA设计的方法，更好解决工作、科研中遇到的实际问题。
    课程时间的安排上授课占60%，实验占40%。
五、培训对象
    课程适合于使用FPGA器件进行科研、教学和产品开发的工程师、教师等工程技术人员，也适合于相关专业领域的研究生和高年级本科生。
参加学习的学员应具有一定的逻辑设计经验，课程使用Verilog作为教学语言，学员应当至少能够读懂Verilog语言代码。教学采用Quartus II设计软件，但验证部分采用使用广泛的ModelSim软件进行。
六、 工具平台
培训课程使用的所有软硬件工具由培训方提供。使用的工具软件为Altera Quartus II与ModelSim。
七、课程内容
专题一：复杂逻辑与DSP算法设计
    FPGA以其高度的定制化和并行化的特征被用来满足越来越高的数字信号处理与特殊算法的应用。在尖端科技领域FPGA的应用随处可见。而越复杂的算法越需要我们建立起一套更加有效的设计与验证方法学。
专题二：时序仿真、约束与优化
    "好的时序电路不是RTL写出来的，而是通过时序约束设计出来的"，时序约束是设计FPGA高速处理系统中必不可少的一部分。本专题讨论通过Quartus设计工具进行时序约束设计，同时讲解如何使用ModelSim进行时序仿真。通过对于整个时序优化过程的讲解，帮助学员建立完整的时序设计与优化概念。
专题三：FPGA高级接口与系统协同设计
    FPGA一个重要的任务就是与各种模拟、数字外设进行接口，FPGA提供几乎工业界所有接口的实现。接口设计也常常是FPGA设计当中最大的挑战之一。同时通过FPGA与DSP处理器或者外部控制器如USB、以太网等芯片的接口设计也是在系统级设计中越来越关注的问题。特别是与DSP的整合设计，已经成为FPGA设计中一个专门的课题。