FPGA外设的架构设计

我们是做设备维修的。在工作中经常遇到：很多信号经过CPLD后，由于不知道各引脚的连接关系，就无法再跟踪了。比如常见的复位信号，由电源监控/复位芯片产生后，进入CPLD，与某些信号复合，再提供给CPU或外设的复位端。现在发现复位信号不正常，而进入CPLD之前的复位相关电路都是正常的。由于不知道CPLD的哪些引脚的信号参与了复位信号的复合，所以就无法继续跟踪检查了。
通常情况下，我们发现这类CPLD的熔丝文件是不加密的，用烧录器可以直接读出来。那么就应该有办法知道各引脚之间的连接关系了。20多年前，对于GAL16V8这类PLD，我就试过用DOS版的ABEL做过这样的事情。因为很多年没有接触，加之CPLD技术发展迅猛，对这些已经很陌生了。我们常见到的CPLD是MACH111/211这些。请各位高手指点：我的想法用什么工具软件能实现？谢谢！