集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1185|回复: 0

求助:关于VIO的一个error

[复制链接]
xinyubihen 发表于 2016-5-2 18:47:41 | 显示全部楼层 |阅读模式
单端信号经过iodelay后给obufds变差分信号,然后我把P端输出给了vio,翻译的时候一直报这个错误:


NgdBuild:809 - output pad net 'OUTP<0>' has an illegal load:
     pin I0 on block VIO/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/USER_MUX with
   type LUT3,
     pin C on block VIO/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/U_RISING with
   type FDC

求大神指点迷津!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 12:00 , Processed in 0.057272 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表