集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1010|回复: 3

脑颅炸了,编了一个简单的移位程序。用到了sll函数。仿真结果看不懂啊!!!!

[复制链接]
1376139719 发表于 2016-5-21 21:39:47 | 显示全部楼层 |阅读模式
程序如下:
library ieee;
use ieee.std_logic_1164.all;
entity m_sequence1 is
port ( clk   : in   std_logic;
        V     : out  bit_vector(0 to 3));
end m_sequence1;
architecture behave of m_sequence1 is
signal q: bit_vector(0 to 3):="0001";
  
begin

process (clk)

begin  
  if clk'event and clk='1' then
   q<= q sll 1;
END IF;
v<=q;
END PROCESS;
END BEHAVE;

仿真结果如下:

 楼主| 1376139719 发表于 2016-5-21 21:40:29 | 显示全部楼层
仿真结果:

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 1376139719 发表于 2016-5-21 21:41:51 | 显示全部楼层
q的值不对啊,v的值对了,但是多出了红色圈圈那部分。并且长度还不一样
 楼主| 1376139719 发表于 2016-5-22 11:51:58 | 显示全部楼层
求解释。改了一天都没发现问题
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 11:51 , Processed in 0.061564 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表