集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1456|回复: 3

怎么在多个process中对同一信号赋值???

[复制链接]
1376139719 发表于 2016-5-26 17:16:46 | 显示全部楼层 |阅读模式
现在想对一个信号在多个线程里赋值,但是VHDL不允许。其实两个线程是分开的,就是这个线程工作时,另一个线程是关闭的。用了一个信号控制的
奋斗的小孩 发表于 2016-5-27 08:48:18 | 显示全部楼层
用一个二选一多路选择器就可以了
 楼主| 1376139719 发表于 2016-5-30 20:47:34 | 显示全部楼层
奋斗的小孩 发表于 2016-5-27 08:48
用一个二选一多路选择器就可以了

哦哦,那要是在一个进程中,我想给一个信号赋值之后,让他10ns后自动清零怎么实现。比如
signal F : std_logic :='0';
process(clk)
begin
        if rising_edge(clk) then
        F<='1';
        end if;
end process;
现在F置1后10ns后自动清零。可是不知道怎么写,因为不能把F作为敏感信号,重写process(F);因为这个里面清零F会编译不通过。很烦人,不知道怎么解决?本人愚笨,望大神指点一二
 楼主| 1376139719 发表于 2016-6-1 16:20:07 | 显示全部楼层
奋斗的小孩 发表于 2016-5-27 08:48
用一个二选一多路选择器就可以了

已经解决了。谢谢了
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 07:04 , Processed in 0.060363 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表