切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 请问verilog怎样实现提取整数的个十百千位？
返回列表 发新帖
查看: 922|回复: 2

请问verilog怎样实现提取整数的个十百千位？

[复制链接]
ccs 发表于 2016-6-7 08:47:26 | 显示全部楼层 |阅读模式
请问verilog怎样实现提取整数的个十百千位？
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| ccs 发表于 2016-6-7 08:49:25 | 显示全部楼层
个位直接对10取余，十位除10对10取余................
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

陈飞龙 发表于 2016-6-7 11:38:49 | 显示全部楼层
128/100%10=1
128/10%10=2
128%10=8
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 07:02 , Processed in 0.064075 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表