雾盈FPGA笔记之（四）：基于FPGA实现频率相位可调的DDS波形发生器（Verilog）

来自北方的狼 · 发表于 2016-9-2 19:21:45

感谢感谢

chuhanfengyun · 发表于 2016-9-13 07:22:46

楼主分享的非常好！可以助于初学者理解DDS工作原理，有个小问题：代码当中，如果fout = 5KHz，则频率控制字B= 20‘d105，应该不是代码注释当中的21，请楼主再检测下，呵呵~

hardware_boy · 发表于 2016-9-13 20:23:05

这个就是用mif读出来吧

Blondie · 发表于 2016-9-14 11:15:08

非常的好

天鹰 · 发表于 2016-9-30 09:10:05

怎么仿真那

saddyxia · 发表于 2017-8-21 11:13:43

感谢楼主分享

fpga_feixiang · 发表于 2017-8-25 17:23:43

雾盈FPGA笔记之（四）：基于FPGA实现频率相位可调的DDS波形发生器（Verilog）

		自动登录	找回密码
密码			我要注册

站长推荐 /1