一般而言,衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比,这个比值越接近 1 越好。我们可以看到, iPhone6 中采用了刀把板式的电路设计,最大程度的压缩 PCB 板大小,板上空间十分紧张,同时苹果采用了 3D 封装中的 POP 封装将 DRAM 和A8 处理器封装在一起,由图可见,如果 DRAM 单独封装,将很大程度上影响PCB 板设计。
晶元级封装除了封装尺寸小外,其信息传输路径变短, IC 到 PCB 间的电感很小,提高了稳定性。由于晶圆级封装不需要传统密封的塑胶或陶瓷封装,因此在 IC 运算时热量能够有效散出,有助于解决小型电子产品发热量过高的问题。
9015.jpg
封装流程比较
(2)3D 封装技术
3D 封装技术是指在不改变封装体尺寸的前提下,在同一个封装体内于垂直方向叠放两个以上芯片的封装技术,它起源于快闪存储器(NOR/NAND)及SDRAM 的叠层封装。目前常用的 3D 封装包括了 POP、 TSV 等形式。
PoP 是 Package on Package 的缩写,为封装体叠层技术。在逻辑电路和存储器集成领域,封装体叠层( PoP)已经成为业界的首选,主要用于制造高端便携式设备和智能手机使用的先进移动通讯平台。
与此同时, PoP 技术也在移动互联网设备、便携式媒体播放器等领域找到了应用。这些应用带来了对 PoP 技术的巨大需求,而 PoP 也支持了便携式设备对复杂性和功能性的需求。像应用处理器或基带/应用存储器组合这样的核心部件,其主要的生产企业都已经或计划使用 PoP 解决方案。例如上文提到的苹果 iPhone6 就采用了 POP 封装。
未来 3D 封装的演进方向是硅通孔( TSV)技术,是通过在晶圆和晶圆之间制作垂直导通,实现芯片之间互连的技术。与以往的 IC 封装键合和使用凸点的倒装技术不同, TSV 能够使芯片在三维方向堆叠的密度最大,外形尺寸最小,并且大大改善芯片速度和低功耗的性能。芯片堆叠是各种不同类型的电路互相混合的最佳手段,例如将存储器直接堆叠在逻辑器件上方。