集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1207|回复: 3

关于综合编译的问题

[复制链接]
zhiweiqiang33 发表于 2016-12-12 11:02:31 | 显示全部楼层 |阅读模式
Verilog模块编译时产生的信息记录在什么地方?
 楼主| zhiweiqiang33 发表于 2016-12-16 18:16:18 | 显示全部楼层
关于在 综合工具quartus 中编译之后的文件信息记录在哪呢;;
陈飞龙 发表于 2016-12-19 09:43:50 | 显示全部楼层
编译之后,会生成一个xxxx.qsf的文件
 楼主| zhiweiqiang33 发表于 2016-12-19 14:36:40 | 显示全部楼层
谢谢 回答 这下即可明白
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 07:35 , Processed in 0.084654 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表