综合的一般原则

综合的一般原则

1)        综合之前一定要进行仿真，这是因为仿真可以暴露逻辑错误,所以建议大家这样做。如果不做仿真，没有发现的逻辑错误会进入综合器，使综合的结果产生同样的逻辑错误。

2)        每一次布局布线之后都要进行仿真，在器件编程或流片之前要做最后的仿真。

3)        用Verilog HDL描述的异步状态机是不能综合的，因此应该避免用综合器来设计，若一定要设计异步状态机，则可用电路图输入的方法来设计。

4)        若要为电平敏感的锁存器建模，使用连续赋值语句是最简单的方法。