集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1029|回复: 2

新手上路,请教问题1

[复制链接]
我是一只小小鸟 发表于 2017-2-16 10:26:24 | 显示全部楼层 |阅读模式
请问各位大神,时序约束有什么需要注意的细节么
zxopenhl 发表于 2017-2-16 15:44:27 | 显示全部楼层
性能要求和时序约束密切相关,所谓的性能要求就是速度(时序)和面积(资源)的平衡。
时序约束应该符合设计的性能目标要求,这是因为:
1、过紧的时序约束将会延长编译时间;
2、不现实的时序约束可能导致执行工具“罢工”。
为了节省时间,设计者可以先查看综合报告或者布局布线前的静态时序报告以此来决定约束是否符合现实。
最后,通过查看布局布线后的静态时序报告,决定设计工程的时序要求是否达到了。如果时序要求没有达到,则从布局布线后时序报告中寻找原因。
逆战 发表于 2017-2-22 14:24:46 | 显示全部楼层
二楼楼主说的很对,时序约束得多练习
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-5 12:57 , Processed in 0.061022 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表