集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1126|回复: 4

求解答,谢谢!

[复制链接]
zhiweiqiang33 发表于 2017-3-12 11:23:33 | 显示全部楼层 |阅读模式
module aio(a,b,c,d,f
    );
input a,b,c,d;
output f;

wire a,b,c,d,f;
assign f=((a&b)|(c&d));

endmodule

谁知道这个在什么地方赋初值?
 楼主| zhiweiqiang33 发表于 2017-3-14 10:01:08 | 显示全部楼层
没有的啊,请大神给予指点;;拜谢
陈飞龙 发表于 2017-3-14 19:43:44 | 显示全部楼层
你可以在IO声明的时候赋初值,不过一般不建议这样做
 楼主| zhiweiqiang33 发表于 2017-3-15 09:35:07 | 显示全部楼层
谢谢陈老湿 的 帮助
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 07:21 , Processed in 0.061030 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表