集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1084|回复: 2

关于vivado学习中遇到的问题?

[复制链接]
zhiweiqiang33 发表于 2017-3-17 10:23:42 | 显示全部楼层 |阅读模式
有个问题-- 如果将system generator 产生的离散数据存入vivado里面的Fifo?也就是如何让system generator输出时钟信号还有wr_en信号连同采样数据一起传出来然后连接到vivado里 Ipcore FIFO generator上?

谢谢!
我是一只小小鸟 发表于 2017-3-17 10:48:16 | 显示全部楼层
我也是哦,求大神帮助
 楼主| zhiweiqiang33 发表于 2017-3-17 10:57:34 | 显示全部楼层
我看你就是  基础中的基础吧,水平显著如何了?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-5 06:51 , Processed in 0.062139 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表