切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › verilog语法问题，求解。
返回列表 发新帖
查看: 1091|回复: 3

verilog语法问题，求解。

[复制链接]
zhiweiqiang33 发表于 2017-3-18 10:17:26 | 显示全部楼层 |阅读模式
问一个小问题，用verilog编程时，端口定义中能带小数点吗？
FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
陈飞龙 发表于 2017-3-19 09:23:05 | 显示全部楼层
不能，但是宏定义的时候可以
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

 楼主| zhiweiqiang33 发表于 2017-3-19 12:23:47 | 显示全部楼层
何为宏定义呢？陈老湿 ，
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-5 07:18 , Processed in 0.066976 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表