有没有IP或者模块，在一个周期完成16位乘法或者加法？

有没有IP或者模块，在一个周期完成16位乘法或者加法？VHDL和Verlog

有没有IP或者模块，在一个CLK完成16位乘法或者加法？VHDL和Verlog

自带的硬件乘法器就可以啊

陈飞龙 发表于 2017-3-26 12:26
自带的硬件乘法器就可以啊

您有QQ么？我想详细问下您

wire[7:0] a,b;
wire[15:0] c;
assign c=a*b;编译生成的报告显示，需要35个逻辑单元,自己编写的硬件乘法器只需要21个。