切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › Verilog语法问题，帮帮忙！
返回列表 发新帖
查看: 1078|回复: 2

Verilog语法问题，帮帮忙！

[复制链接]
zhiweiqiang33 发表于 2017-4-17 11:47:49 | 显示全部楼层 |阅读模式
Verilog中function和调用它的module能不能写在两个.v文件中，求解答！！！

谢谢回答！
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| zhiweiqiang33 发表于 2017-4-21 13:15:04 | 显示全部楼层
为什么不可以呢 陈老湿
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-5 03:22 , Processed in 0.060696 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表