切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
集成电路技术分享»论坛 › › FPGA自由滩 › DDR3内存控制器的IP核设计及FPGA验证
返回列表 发新帖
查看: 1433|回复: 4

DDR3内存控制器的IP核设计及FPGA验证

[复制链接]
逆战 发表于 2017-6-9 13:08:00 | 显示全部楼层 |阅读模式
DDR3内存控制器的IP核设计及FPGA验证

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？我要注册

x
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
RE2009k 发表于 2017-9-19 15:14:54 | 显示全部楼层
DDR3使用 小菜鸟学习中
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

4798345 发表于 2017-9-21 11:45:43 | 显示全部楼层
感谢楼主辛勤分享
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

zxopenljx 发表于 2019-11-9 16:07:21 | 显示全部楼层
DDR3内存控制器的IP核设计及FPGA验证
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

zxopenljx 发表于 2023-6-5 10:00:36 | 显示全部楼层
DDR3内存控制器的IP核设计及FPGA验证
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|集成电路技术分享 ( 京ICP备20003123号-1 )

GMT+8, 2024-4-25 17:55 , Processed in 0.072659 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表