利用FPGA简化3GPP-LTE基带开发之二

赛灵思的LTE上行链路通道解码器和LTE下行链路通道编码器LogiCORE，可以消除设计人员在考虑采用FPGA时的顾虑，因为它可以将多种关键的Layer-1功能集成到单一IP解决方案中，而这个解决方案可以通过Xilinx CORE Generator工具中的图形用户界面进行灵活定制。利用这种设计流程，对FPGA了解有限的工程师们就可以将精力集中于更广泛的系统设计，从而大大减轻开发和集成的工作量。
未来发展方向

快速、低延迟连接是LTE的关键要求，而且在超4G的时代将依然如此。随着这些以数据为中心的无线系统的演进，许多采用传统DSP和FPGA分区方法的公司将发现，在不同芯片间传输数据的开销高得难以接受。对于希望在产品设计中寻求额外优势的设计人员来说，他们可以更轻松地使用基于FPGA的解决方案。摆脱了传统系统设计方法束缚的工程师，将开发出崭新的产品，远离那些将继续困扰竞争对手的性能问题和开发瓶颈。

F1: 不断演进的基带处理需求带来的挑战


LogiCOREs内部


赛灵思最近推出的LTE通道编码器和解码器LogiCOREs是专为3GPP rel8 E-UTRA eNB基带处理设计的，符合3GPP TS 36.211 v8.2.0和TS 36.212 v8.2.0（2008-03）规范。它们将支持带宽高达20 MHz、采用普通（短）CP、64-QAM调制技术和两个MIMO代码字的不同配置。这两种产品都可以处理FDD和TDD帧结构，因此非常适合从TD-SCDMA标准演进而来的系统。

这种编码器和解码器都作为独立的参数化IP块提供，可以通过Coregen软件工具轻松集成到客户的设计中。为了简化设计集成，赛灵思可以为它们提供全面的测试、模拟和C模型，帮助完成系统模拟。

有关新的LogiCORES的更多详尽信息可从赛灵思IP中心（www.xilinx.com/ipcenter）获取。设计人员可以从Wireless End-Market网页（www.xilinx.com/esp/wireless）上查看更多无线参考设计和解决方案。

利用FPGA简化3GPP-LTE基带开发之二