基于VerilogHDL的FIR数字滤波器设计与仿真

基于VerilogHDL的FIR数字滤波器设计与仿真

感谢楼主分享资料

目前 FIR 滤波器的实现方法有三种: 利用单片通用数字滤波器集成电路、 DSP 器件和可编程逻辑器件实现。单片通用数字滤波器使用方便, 但由于字长和阶数的规格较少, 不能完全满足实际需要。使用 DSP 器件实现虽然简单, 但由于程序顺序执行, 执行速度必然不快。 FPGA/CPLD 有着规整的内部逻辑阵列和丰富的连线资源, 特别适合于数字信号处理任务, 相对于串行运算为主导的通用 DSP 芯片来说, 其并行性和可扩展性更好。