FPGA工程师北京-朝阳区1-1.5万/月浙江赛思电子科技有限公司

FPGA工程师北京-朝阳区1-1.5万/月浙江赛思电子科技有限公司

3-4年经验本科招聘1人08-03发布
电子信息工程 电子科学与技术
五险一金 员工旅游 交通补贴 餐饮补贴 绩效奖金 年终奖金 股票期权 弹性工作
职位信息
职位描述：
1、计算机、无线电、电子等相关专业本科及以上学历，有3年以上FPGA开发经验
2、有良好的数字电路基础；
3、精通Verilog/VHDL
4、熟练使用Modelsim/ISE/Vivado/Quartus等EDA工具；
5、熟悉常见的I2C,UART, PCI等通信协议及存储器
6、对同步时钟设计有了解，熟悉数字锁相环原理
7、熟悉电路设计软件，能够熟练的查看原理图、PCB，可以设计简单的原理图
8、具备开拓创新精神，乐于迎接挑战，有较强的学习、独立解决问题能力和良好的团队合作精神；
职能类别：高级硬件工程师 硬件工程师
关键字：fpga vhdl verilog 时钟同步
举报分享
联系方式
上班地址：财富中心 地图
公司信息
浙江赛思电子科技有限公司引进国际上最先进的通讯技术，致力于设计﹑制造和销售多种高端通讯设备。公司总部设于浙江省嘉兴市并在北京朝阳区和南京浦口区设立分公司，是一家由多家著名风险投资机构参与投资并享有国有资产控股的一家高新科技企业。公司注册资金5500万人民币、拥有独立完整的研发和生产基地，占地20多亩。公司产品应用领域广泛，包括：移动通信、电力电网、轨道交通、医疗和金融行业等等。公司参照美国企业规划管理，并为员工创造个人与公司一起成长发展的良好工作环境。一经正式录用，公司提供五险一金的社保福利和带薪年休假。http://www.zjsaisi.com