FPGA内部资源的使用

FPGA内部资源的使用

        锁相环（PLL）配置，锁相环一般用于同步输入时钟和输入数据，以及完成时钟综合，包括分频、倍频、移相等操作。
        PLL配置需求：

CYCLONE II系列器件中的M4K配置为以下模式：单口RAM模式、移位寄存器模式、只读存储器（ROM）模式和先入先出（fifo）模式。

FPGA内部资源的使用