集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1998|回复: 6

常用模块的Verilog_HDL设计

[复制链接]
chen 发表于 2017-8-9 21:17:10 | 显示全部楼层 |阅读模式
常用模块的Verilog_HDL设计.pdf

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
大鹏 发表于 2017-8-10 09:22:32 | 显示全部楼层
谢谢楼主分享!
芙蓉王 发表于 2017-8-10 09:35:34 | 显示全部楼层
                    感谢楼主分享
fpga_feixiang 发表于 2017-8-12 13:57:54 | 显示全部楼层
常用模块的Verilog_HDL设计
一个人的星空 发表于 2017-8-12 14:01:17 来自手机 | 显示全部楼层
楼主好样的
雷磊 发表于 2022-12-7 17:13:25 | 显示全部楼层
用FPGA实现PCI_E接口和DMA控制器设计
http://www.fpgaw.com/forum.php?m ... 9&fromuid=54563
(出处: fpga论坛|fpga设计论坛)
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-8 11:40 , Processed in 0.091958 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表