SoC设计验证技术发展综述

功能仿真：主要关注模块-模块（IP核-IP核）间互连验证、系统总线协调性验证和标准规范兼容性验证等，由于复杂度高，可通过事件驱动和加速技术，如硬件加速器、模拟发生器和快速建模试验等来加速和简化仿真工作。

基准测试包：首先搭建SoC整体架构，然后将每一模块（IP核）经基准测试包挂接到系统总线上。
        这些基准测试包有利于缺陷的识别工作，但它们不是设计工作的一部分，而是为了验证而引入的。
        基准测试包测试向量来自于IP核供应商、直接随机产生、手工编制或由系统级测试捕获。

事件驱动仿真：使用比较普遍，像NC_Verilog、VCS等均支持，但受芯片规模和性能限制。
        首先设计代码被仿真工具所接受，其次编制基准测试向量（波形或RTL ），第三运行仿真，第四通过单步调试，错误定位、改正后可再次仿真。

时钟驱动仿真：在每一时钟结束时计算电路稳态响应，不考虑时序方面的问题，时序需要静态时序分析工具来验证是否满足要求。
        时钟驱动仿真比事件驱动仿真速度要快10~100倍，适合大规模电路仿真。

基于传输仿真：传输操作是指传输虚拟部件（TVM ）和设计模块间的数据或控制传递，简单的如访存读操作，复杂的如结构化数据包传递。
        首先获取或编制TVM，其次确定测试内容，第三步编译和连接，第四步进行仿真，第五步作输出分析，最后做功能覆盖分析。
赞，，，，，，，，，，，，，，，，，，，，谢谢分享。。。。。。。。。。。。。。。。。。。。。。

写的很深入

写的很详细

soc未来的趋势，明显

SoC验证研究内容很多，如：IP核/模块级验证（Block-Level Verification）、系统级验证（System-Level Verification）、仿真验证（Simulation）、软硬件协同验证(Hardware/Software Co-verification)、等价性检查（Equivalent checking）、静态时序分析和时序验证（Static timing analysis & Timing Verification）、版图验证（Physical verification）等。
随着验证技术的逐步发展，验证方法由最初的直接测试向量生成（Directed Test Vector Generation）,到约束随机测试(Constrainted Random Test),再到覆盖驱动验证(Coverage- driven Verification),一直到最新的基于断言的验证方法(Assertion-based Verification),各种验证方法在不断创新发展。
谢谢分享。。。。。。。。。。。。

谢谢楼主分享