什么是testbench？

从字面意思上来理解，testbench就是一个测试平台，我们之前已经设计好了我们需要的cpu模块，我们怎么知道我们设计的对于不对呢？我们可以给其施加一个测试激励，例如，给他送时钟和复位信号，由于时钟和复位信号是我们自定义的，因此我们可以产生任意频率的时钟信号和在任意时间给系统复位。

       当然我们还可以观察我们cpu的输出，将我们想要观察的输出信号引出来甚至是反馈到cpu内部，都可以，testbench没有像RTL代码设计那样严谨，我们可以在符合语法规则的前提下，随意编写我们的测试文件，有些在RTL代码中不可综合的语句，我们可以在testbench中实现。

testbench就是一个测试平台

testbench没有像RTL代码设计那样严谨，我们可以在符合语法规则的前提下，随意编写我们的测试文件，有些在RTL代码中不可综合的语句，我们可以在testbench中实现。