- 请问在spartan3上面建立的工程，能不能用在virtex-6板子上，只要将ucf改一下 (1篇回复)
- VERILOG描述是不是也能像VHDL那样并发处理？ (2篇回复)
- 求高手帮忙修改VHDL语言的CRC16程序，老是出错，急等 (2篇回复)
- 请问要做一个8通道数据采集系统 哪个型号的芯片比较合适呀 (1篇回复)
- fpga里怎么对一个数除以根号二呢？ (2篇回复)
- 频率 (3篇回复)
- 求助：signal snap没有信号时怎么回事啊？ (0篇回复)
- System Generator中的设计问题 (0篇回复)
- FPGA内实现32位计数器 计数结果怎么送到51单片机呀？ 求解 (1篇回复)
- 是不是 altera高版本的嵌入DSP硬核？ (0篇回复)
- 谁会破解modelsim-altera10.0C？ (0篇回复)
- 有人用fpga ram核采集过图像吗 (1篇回复)
- FPGA输入输出都是LVDS可以吗？ (1篇回复)
- 请教一个问题 我最近测得一对LVDS,请问LVDS信号怎么会随频率的变化而变化呢？？ (3篇回复)
- 请问高手verilog的$fwrite怎么使用呀 (3篇回复)
- FPGA的I/O口一定需要加光耦吗？ (4篇回复)
- 关于fpga的vga显示问题 (1篇回复)
- FPGA最高时钟怎么确定 (1篇回复)
- 求助 (1篇回复)
- 请教ALtera 系列在设计时各个引脚的符号和形状各有什么意义，在quartus ii里面如图 (0篇回复)
- 我装的Quantus(破解版)在360下总是被360阻止程序 (0篇回复)
- cyclone3 Fpga的最大功耗 能使多少？ (0篇回复)
- modelsim和ise已经关联了，但仿真时modelsim提示 no design loaded怎么回事？ (5篇回复)
- 请问我在下载nios时一直出现Using cable "USB-Blaster [USB-0]", (0篇回复)
- fpga editor有教程吗 (0篇回复)
- fpga要想实现记录故障的先后顺序，怎么实现啊？ (1篇回复)
- FPGA开发板的使用 (0篇回复)
- 对初学者很好的VHDL参考资料 (64篇回复)
- 我要用一个核。免费的license只能生成time_limited.sof的目标文件。 (1篇回复)
- 有没有人写过浮点数的加减法呀 (0篇回复)
- 有没有人用Altium Designer 做PCB的信号完整性分析啊？ (0篇回复)
- 有谁熟悉线阵ccd，推荐一两款给我啊，要像素少、速度高的 (0篇回复)
- 四阶滤波器在FPGA上怎么设计啊？ (0篇回复)
- 哪位知道，我的电脑是win7系统，装ISE10.1后运行不了是什么原因呢？ (1篇回复)
- 求助各位。。出现错误10170，不知是何原因 (1篇回复)
- 请问有哪位高手编过RGMII时序的？ (0篇回复)
- atlrea 的FPGA那些款能倍频到500M啊？？ (0篇回复)
- 有木有人做过FPGA读写SATA硬盘的 (1篇回复)
- 仿真的时候如果是inout口那怎么给数据呢 (1篇回复)
- 最后一茬了~代做fpga毕业设计 (0篇回复)
