- quartus 加密verilog 的技术，， (0篇回复)
- 请问函数信号发生器输入的正弦信号是有符号的还是无符号的？ (0篇回复)
- 请教问题 (1篇回复)
- 出现错误The logic for <> does not match a known FF or Latch template (0篇回复)
- Error: Current module quartus_sim ended unexpectedly错误 (0篇回复)
- 编译出现Missing drive strength and slew rate怎么解决 (0篇回复)
- Quatues II如何将.bdf文件转换成.v文件？ (1篇回复)
- 我是新手，不知道高斯滤波怎么实现 (2篇回复)
- 哪位高手有spartan-6的板卡的电路连接和引脚说明啊 (0篇回复)
- 哪位高手有spartan-6的板卡的电路连接和引脚说明啊 (0篇回复)
- 哪位高手有spartan-6的板卡的电路连接和引脚说明啊 (0篇回复)
- 有没有谁会设计高斯滤波的？ (3篇回复)
- verilog编程的一点总结，希望对初学者有用！ (0篇回复)
- 关于rom的问题 (1篇回复)
- 问个verilog语法问题，求指点 (3篇回复)
- 请教一个问题 (1篇回复)
- 学习+交流 (1篇回复)
- 想请问一下有没有用Verilog写过FIR升余弦滚降滤波器啊？ (1篇回复)
- modelsim使用求助 (4篇回复)
- modelsim仿真出错 (2篇回复)
- 请问谁用过AES-V5FXT-EVL30-G，求指教 (0篇回复)
- Altera CPLD MAX V不能生成POF编程文件 (0篇回复)
- 要是创建多个VHD文件的时候，配置引脚的时候是每个VHD都要配置，还是只配置头文件? (1篇回复)
- 要是创建多个VHD文件的时候，配置引脚的时候是每个VHD都要配置，还是只配置头文件? (0篇回复)
- 我的板子用jtag下载sof文件时有时能成功，有时不能成功啊 (3篇回复)
- 关于时序约束 (0篇回复)
- Altera FPGA ROM 无法初始化是什么原因，有人遇到过么？ (2篇回复)
- FPGA设计的电子时钟 (0篇回复)
- 请教一个 关于延时输出的问题 (8篇回复)
- 有哪位在FPGA上用过wifi模块嘛？ (0篇回复)
- 模块调用问题。 (4篇回复)
- 模块不能调用，总说unexpected token (1篇回复)
- 额 高手帮下忙 (0篇回复)
- quartus ii中如何在项目导航中加入QSYS文件 (0篇回复)
- 夏老师，怎么根据verilog代码知道他的系统内部结构呢？ (0篇回复)
- FPGA配置芯片用FLASH还是SRAM比较好 (3篇回复)
- modelsim仿真时出现 (1篇回复)
- 双口ram中读数据时读的时候地址中数据来不及更换 (2篇回复)
- Verilog波形仿真怎样避免毛刺 (5篇回复)
- 哪位做过基于FPGA函数信号发生器（频率和相位可调，VHDL语言编写的）的前辈 (1篇回复)
