- sram控制模块 (1篇回复)
- FPGA128M的时钟，查表产生70M的正弦波，理论上一个周期还不到两个点 (1篇回复)
- modelsim仿真求助 ，调用了altpll和altgx (0篇回复)
- 请教altgx的作用 (13篇回复)
- PCB打样 单双面板50元起 四层板200元起（全测试）交期准，加急可24小时出货 (0篇回复)
- wire [7:0] #(3,4) f = enable ? data : 8'bz;这句话是啥意思啊? (2篇回复)
- quartusII 10.1 license (0篇回复)
- 基于Verilog的接收程序，请各位帮忙看看 (0篇回复)
- 关于quartus的时序仿真问题！ (7篇回复)
- 谁教教我怎么在quartus ii中把自己的设计包装成IP啊？ (0篇回复)
- 频率计的自校准功能是什么意思？是用一个精确的频率做基准吗？ (0篇回复)
- FPGA外接50M晶振，我用PLL把全局时钟4倍频，PLL的输出接到哪里啊？ (0篇回复)
- 这几天在nios2移植uClinux系统的时候出现一些问题，求教 (0篇回复)
- 这几天在nios2移植uClinux系统的时候出现一些问题，求教各位 (0篇回复)
- verilog浮点数减法运算怎么写啊 (1篇回复)
- AD6644，求指教！ (0篇回复)
- verilog通用型表决器设计 (7篇回复)
- AD转换相关程序 (17篇回复)
- 基于外部SRAM的MCU在线仿真器 (0篇回复)
- quartus ii11.1自带的modelsim怎样破解 (0篇回复)
- 新手求助（异步信号的接收问题） (4篇回复)
- 电容的几种检测方法 (0篇回复)
- 一款强大的PLC，支持驱动LCD液晶屏，完美替代文本！ (0篇回复)
- 用C51控制你的电脑显示器 (0篇回复)
- verilog中的这个操作时什么意思？ (10篇回复)
- 怎么用Verilog HDL完成矩阵的运算呢 (4篇回复)
- 请教一个关于reg寄存器的问题 (1篇回复)
- win7 32位 modelsim6.6a 求救！！！！！！ (0篇回复)
- 请教inout端口 (2篇回复)
- 异步FIFO的总是读漏了数据是怎么回事啊？ (1篇回复)
- zigbee 模块能直接用FPGA的I/O口控制吗? (0篇回复)
- 单个IO做时钟输出要用0DDR2吗？ (0篇回复)
- 异步FIFO的empty和full的初始状态怎么都是1啊 (0篇回复)
- win7中怎么才能用chipscope8.2i (0篇回复)
- 有没有调过 LM75A 数字温度传感器 ？？求指教啊！！！ (0篇回复)
- 32位win7上可以装ise哪个版本？ (2篇回复)
- 2012电源管理新趋势 (0篇回复)
- 请问可综合的task调用如何写才规范 (2篇回复)
- quartus破解的时候，那个license文件里的“XXXXXXXXX”用老网卡号代替 (2篇回复)
- 请问上升沿同步的两个信号为何在上升沿处输出结果不一致？ (5篇回复)
