- 怎么读fifo，如果以rden管脚高来控制，clk始终都有，这种方法好像不行 (1篇回复)
- FPGA_EDITOR布线问题 (2篇回复)
- G.726语音编解码器在SoPC中的实现 (1篇回复)
- VHDL关于单稳触发的程序求助。 (1篇回复)
- 请教：如何使用FLASH (4篇回复)
- 扇出，关键路径？ (1篇回复)
- modelsim装到script那停住，就关了。再重装就总出问题，郁闷死了 (3篇回复)
- WXD3-13的使用特性介绍 (1篇回复)
- QuartusII 里面的一个警告，怎么消除？ (3篇回复)
- FPGA端口速度的确定 (0篇回复)
- 急求答案 fpga设计ASK调制解调器 (3篇回复)
- 基于FPGA的并行可变长解码器 的源代码 请问哪位有啊？ (1篇回复)
- 请问下，有人有LCD的图形显示程序可以发来参考下么？ (0篇回复)
- 哪位有电子蜡烛的原理图啊？ (0篇回复)
- 离散余弦变换中，进行几点到几点的变换 是什么概念呀？ (0篇回复)
- 求助，实现fpga与摄像机通过usb连接（不用PC），需要看哪些知识？ (7篇回复)
- 请问用FPGA怎样计算方差或均方差呢？ (1篇回复)
- 要拍照传回fpga，全部操作由FPGA控制，然后显示到vga上 (1篇回复)
- 综合时出现了锁存器！！！！ (3篇回复)
- 请问哪位大侠有uedit32 程序关键字显高亮 ？ (1篇回复)
- 新手问一个关于锁相环设置的小问题 (6篇回复)
- 求教 (1篇回复)
- 初学verilog 求救 语法问题 (1篇回复)
- 求教：这个错误怎么改 (0篇回复)
- verilog中延时的控制，望各位高手给点思路 (5篇回复)
- module three(clkin, clkout); (2篇回复)
- 谁懂 verilog语言output reg davamp，怎么翻译成VHDL吗 (1篇回复)
- 安装modelsim6.5f安装不上 (0篇回复)
- msp430定时器中断无法软件仿真，那位高手指点一下！谢谢 (0篇回复)
- SN74CBTD3384C 请问各位有没有知道这个芯片作用的？ (0篇回复)
- ADIO <= my_mem_reg when (M_ADDR_N = '0') else (others =>'Z'); (0篇回复)
- FPGA音频解码哪位大侠 熟悉？ (1篇回复)
- 什么是隐含锁存器？ (5篇回复)
- 求lcd1602屏FPGA控制的数字电子钟的verilog例子 (2篇回复)
- 新人 (0篇回复)
- 求高手帮忙，十万火急。 (1篇回复)
- 新手请教!!! (0篇回复)
- 新手请教！！！ (0篇回复)
- 转让Xilinx Spartan-3E开发板FPGA开发套件 (1篇回复)
- 下面的语句为什么不能综合呢 (0篇回复)
