- 求助：峰峰值为4V的正选波输入信号能否正常驱动FPGA干活？ (1篇回复)
- 有人用ISE 10.1.3吗？我想使用fir compiler v4.0这个ip核，可是用不了，怎么办啊？ (1篇回复)
- 7段译码器Verilog代码 (2篇回复)
- 新手求教verilog变量的定义类型问题 (5篇回复)
- 如何操作同一个组件里的多个寄存器 (0篇回复)
- 加法器程序中： (0篇回复)
- 问下如何用verilog求模取整数部分 (0篇回复)
- verilog if语句使用问题 (0篇回复)
- if语句使用的问题 (0篇回复)
- 有没有人调过DDR2？ (0篇回复)
- 用一根交叉线把fpga和pc连接，应该怎么设置？ (1篇回复)
- 用xilinx fpga 与spi flash (m25p40)通信读不出数据是为什么 (0篇回复)
- 找项目合作 (1篇回复)
- 儿童走失提醒器 (1篇回复)
- 小弟有关于Xilinx开发板选择问题请教各位大虾。 (0篇回复)
- quartus 9.0 (3篇回复)
- 为什么子模块LUT资源减少了2000，而顶层模块LUT资源只减少了4000？ (1篇回复)
- 我把pcore添加到EDK工程里，使用Configure Co-processor tool (0篇回复)
- 组件开发流程 (1篇回复)
- modelsim仿真有时候出来的结果一直是红线呢 (7篇回复)
- 问题 (1篇回复)
- SOPC_CPU_time_limited.sof (1篇回复)
- SOPC 设计方面 (2篇回复)
- IP核请教 (0篇回复)
- 怎么设置spartan6的IP啊？ (0篇回复)
- 大家帮忙看下，程序的第三路输出，会有毛刺，别的路都好，是怎么回事 (1篇回复)
- FPGA相对于单片机的优势和应用场合？ (2篇回复)
- 有驱动液晶屏的VHDL代码？ (3篇回复)
- 有几句关于状态机的语句不太明白，好心的朋友能不能帮我讲下 (2篇回复)
- 请教一个关于比较模块的问题 (1篇回复)
- 请教一下FPGA DE1的引脚锁定的问题，急！！！！！ (1篇回复)
- 初学者求助啊！大家帮帮我啊！ (2篇回复)
- 如何检测IEEE802.3帧起始定界符1010 1011 (1篇回复)
- 求教 FPGA里面时序约束的问题 (0篇回复)
- EP2C35F484C6N 引脚图 (0篇回复)
- 扬智电子笔试题：用mos管搭出一个二输入与非门。 (5篇回复)
- 新手问一个关于attribute语法的问题，求前辈们帮帮忙 (1篇回复)
- 请教 (2篇回复)
- 我想用ＦＰＧＡ控制ＩＰＣＯＰ (0篇回复)
- 有没有谁会用protel给16V8编程？ (0篇回复)
