- VHDL里面的port是不是可以声明为任何类型 (2篇回复)
- 菜鸟求教 (0篇回复)
- ISE约束文件编辑 (0篇回复)
- 关于状态机 (2篇回复)
- 【询问】niosii10.0支持那个现成的uclinux安装包吗？ (0篇回复)
- CPLD中哪个引脚可以被用来当作时钟输入端呀？MAX II 系列的 (0篇回复)
- quartus分模块设计的时候，我写小模块时，实体名跟工程名不一样所以不能通过。 (0篇回复)
- 如何在有谐波的情况下 准确求出正弦波的周期？ (3篇回复)
- xilinx芯片上的速度级具体指的是什么速度 -1 -2 -3有什么区别 (3篇回复)
- PLL的问题 (0篇回复)
- PLL不工作 该怎么调 (11篇回复)
- 请问原理图输入如何仿真 (1篇回复)
- 实数问题求解 (0篇回复)
- 如何利用cyclone实现A/D采样控制状态机？ (0篇回复)
- 无法解决啊 (0篇回复)
- 快来看看啊，有高手嘛，帮帮忙 (0篇回复)
- JTAG 调试下载 (0篇回复)
- 能否帮我分析一下：verilog语言中同步复位和异步复位各自优缺点？ (3篇回复)
- 谁有并行的FFT的VHDL程序呢、16点的 (0篇回复)
- 请问哪位fpga高手有：VHDL编写的FFT源程序 (2篇回复)
- 谁有用数码管显示当前日期的VHDL程序啊 (0篇回复)
- 史上接口最全的FPGA开发平台-红色飓风E系列 (0篇回复)
- 基于FPGA的彩条信号发生器的程序代码 (0篇回复)
- 大侠求助，万急！！！！ (1篇回复)
- 求OSD文字叠加的VHDL程序 (1篇回复)
- 测试模块怎样编写 (5篇回复)
- （RMB200）verilog实现中值滤波算法（环境Xilinx ISE Design Suite 12.3） (0篇回复)
- 求救啊!FPGA里面能设计一个功放吗？ (0篇回复)
- 【求助】这两种写法有什么区别 (4篇回复)
- 大家知道这个程序是做什么用的吗 (1篇回复)
- 用constant 定义一个数组，它会自动将数组存储到rom里面 (0篇回复)
- 编程问题，帧头搜索定位，容错的程序，高手指点一下 (3篇回复)
- quartus时序仿真消除毛刺 (2篇回复)
- 求verilog的跑马灯程序 (2篇回复)
- 串行EEPROM Controller Core (1篇回复)
- 有关modelsim仿真的一个问题 (3篇回复)
- 射频芯片与fpga是SPI借口的，通信总出错，想求verilog的spi代码 (2篇回复)
- 请问fpga里有REM recognition memory 识别内存吗？ (0篇回复)
- 请问下顶层文件中的内部寄存器能直接映射到分块文件的端口吗 (0篇回复)
- 有人写过异步FIFO到avalon总线上的吗？？ (0篇回复)
