- 三分频的verilog程序 (27篇回复)
- FPGA 现场可编程门阵列XC6SLX16-2FTG256C XC6SLX16资料 (0篇回复)
- 有朋友手里有ad9243和da8413仿真模型吗 (0篇回复)
- 请教下 libero的片子布局布线时怎么保证状态机安全编码呢 (0篇回复)
- FPGA外挂存储器的管脚是不是专用管脚 有没有什么办法让FPGA用其他的管脚读写外部... (1篇回复)
- 使用ddr3 7系列mig的时候，遇到过在app en=0和app cmd=0的情况下，app rd data还在... (0篇回复)
- 哪位大神有liberoIDE9.1SP5的开发环境 (1篇回复)
- 15针vga接线图 vga接线方法 (3篇回复)
- 用ise怎么生成example啊 (1篇回复)
- systemgenerator闪退 有大佬遇到过吗 (1篇回复)
- questasim10.6c能和vivado2019.2联合用吗？还是只能和2019.2的版本 (0篇回复)
- 哪位大神有liberoIDE9.1SP5的开发环境 (0篇回复)
- modelsim仿真较长时间的时候，modelsim的仿真波形不更新的情况吗？内部是更新的，... (0篇回复)
- modeelsim怎么添加vhdl的库吗？安装完貌似只添加了verilog的库了，仿真verilog的没... (0篇回复)
- 谁有quartus22.2的license嘛 (1篇回复)
- 字对齐、半字对齐、字节对齐理解 (2篇回复)
- 有人遇到过quartus II软件打开signalTap，只要一点波形软件就卡死了，得任务管 (0篇回复)
- 请问vivado工程中的TNS值是一个负值，而且特别大，该怎么办？谢谢 (0篇回复)
- quartus16.1和modeisim16.0可以联合仿真吗 (2篇回复)
- VGA时序及其原理 (1篇回复)
- Vivado防止信号被综合掉的三种方法 (9篇回复)
- 附加延迟 (2篇回复)
- 下载bin文件时提示无法识别flash配置参数是啥问题？应该改哪个参数？ (1篇回复)
- 两个相邻的bank，一个生成带时钟共享的srio核，另一个不带，带共享的核出来的时钟... (0篇回复)
- 自适应算术编码的FPGA实现 (2篇回复)
- 论EDA技术的现在与未来 (2篇回复)
- FPGA直接数字频率合成器的设计 (1篇回复)
- 基于FPGA的自适应谱线增强系统设计 (1篇回复)
- 固定逻辑与可编程逻辑区别 (1篇回复)
- 三角波发生电路 (6篇回复)
- FPGA是什么？FPGA现状？怎样学习FPGA？ (3篇回复)
- VHDL中 :=与 =>使用区别 (5篇回复)
- FPGA学习之VHDL实例化 (3篇回复)
- FPGA基本特点 (1篇回复)
- FPGA工作原理 (1篇回复)
- Verilog基本语法——模块 (3篇回复)
- 嵌入式人才的发展方向 (2篇回复)
- XDS100仿真器使用说明 (2篇回复)
- 寻fpga期末考试祝考 (2篇回复)
- FPGA开发全攻略——FPGA开发基本流程 (1篇回复)
