- RS-232-C电器特性 (3篇回复)
- USB3.0和2.0对比 (2篇回复)
- 有没有大佬级的FPGA工程师解释一下FPGA验证和FPGA测试的区别 (1篇回复)
- 大佬们，有遇见过以太网口输出的数据第一包为0e的情况吗，后续数据包都是对的。 (0篇回复)
- VREF管脚的连接问题 (4篇回复)
- RTL8211E(G)-VB(VL)-CG_DataSheet_1.7.pdf (3篇回复)
- modelsim 仿真时提示下面错误 (1篇回复)
- 哪位兄弟有TTP/C的官方规范么？ (1篇回复)
- CYUSB3014_cn.pdf (3篇回复)
- AD、DA转换器 (2篇回复)
- 32512Mb_sdr.pdf (1篇回复)
- 有没有大佬遇到这样问题，vivado hls工程编译过不去，显示模块找不到 (1篇回复)
- 谁会SDK嵌入式开发的？谁会SDK嵌入式开发的？ (0篇回复)
- 不同版本vivado可关联同一个modelsim吗？感谢，再问一下不同版本生成的仿真库可以... (0篇回复)
- 各位大佬，你们有没有支持USB2.0口的上位机软件，能够实时显示下位机发过来的图像... (0篇回复)
- 请问一下大家 有人知道xilinx的ram复位后需要多久才能开始响应外部信号吗 (0篇回复)
- 请问一下大家，怎么样能用FPGA比较简单的实现千兆以太网 (0篇回复)
- 有人知道这个imports是咋来的吗？我新建的.v都放在默认的文件new了，但是我在vivad... (0篇回复)
- 例化mig后综合vivado闪退是怎么回事 (0篇回复)
- 请问.v文件名和文件里的module名不一致怎么办 (0篇回复)
- xilinx的k7或者v7有人有mac核吗40g以太网 (0篇回复)
- mt47h_ddr2.pdf (0篇回复)
- CPU的RISC和CISC架构 (4篇回复)
- TFT-LCD液晶显示器的工作原理 (5篇回复)
- 四大FPGA设计流程，教你轻松进入FPGA行业！ (4篇回复)
- EPM7128与数码管、键盘接口用不用驱动 (1篇回复)
- USB2.0电平表示 (2篇回复)
- FPGA工程师推荐：Xilinx ISE中的DCM的使用 (6篇回复)
- 高速ADC和DAC如何与FPGA配合使用 (1篇回复)
- 请问一下大家，有人说xdma不能主动给上位机发数据，只能上位机取数据，是这样吗 (1篇回复)
- 请教下，有谁调通过 MSI-X 中断模式吗？ (2篇回复)
- 简易四则运算器 (4篇回复)
- 一个时钟域知道另一个时钟的上升沿下降沿应该怎么办，可以直接用时钟信号吗 (2篇回复)
- 为啥10G PCS的延时比10G MAC+PCS还大呢 (2篇回复)
- 谁做过ARM A9 JTAG 软件开发吗 (2篇回复)
- 16GB的DDR4 RDIMM，不带ECC时，IP core的数据位宽为啥是576bit? (2篇回复)
- Altera或Xilinx能用的开源的软核CPU(MCU)，不使用Nios或者SDK软核，方便跨平台移植的 (0篇回复)
- USB设备请求和描述符整理 (2篇回复)
- 至芯科技 ZX-2 FPGA开发板脚本文件 (2篇回复)
- pg007_srio_gen2.pdf (1篇回复)
