- 一个时钟域知道另一个时钟的上升沿下降沿应该怎么办，可以直接用时钟信号吗 (2篇回复)
- 为啥10G PCS的延时比10G MAC+PCS还大呢 (2篇回复)
- 谁做过ARM A9 JTAG 软件开发吗 (2篇回复)
- 16GB的DDR4 RDIMM，不带ECC时，IP core的数据位宽为啥是576bit? (2篇回复)
- Altera或Xilinx能用的开源的软核CPU(MCU)，不使用Nios或者SDK软核，方便跨平台移植的 (0篇回复)
- USB设备请求和描述符整理 (2篇回复)
- 至芯科技 ZX-2 FPGA开发板脚本文件 (2篇回复)
- pg007_srio_gen2.pdf (1篇回复)
- pg082-processing-system7.pdf (1篇回复)
- Verilog鼠标左中右键通信简易程序 (3篇回复)
- 基于CORDIC算法的QAM调制系统的FPGA实现 (5篇回复)
- 通过cpld设计数码管上流动的HuSoon (4篇回复)
- 关于Modelsim后仿真 (12篇回复)
- 关于约束的问题 (3篇回复)
- FPGA的学习及设计中的注意事项V.1 (2篇回复)
- FPGA关于AS和JTAG下载接口的问题 (6篇回复)
- Recovering High Dynamic Range Radiance Maps from Photographs.pdf (2篇回复)
- An Analysis and Implementation of the HDR+ Burst Denoising Method.pdf (1篇回复)
- 高性能模拟开关SGM2268的应用 (2篇回复)
- 接头的种类及应用 (2篇回复)
- 使用SignalTap II逻辑分析仪调试FPGA (4篇回复)
- pg082-processing-system7 (0篇回复)
- 怎么用verilog编写AD芯片的时序 (2篇回复)
- FPGA的IP核在EP2C上跑和在EP3C上跑有什么区别 (4篇回复)
- 多分辨率图像实时采集系统的FPGA逻辑设计 (2篇回复)
- 基于FPGA的IIR数字带通滤波器的设计方案及实现 (1篇回复)
- 双核CPU构建复位系统 (2篇回复)
- 7段数码管驱动设计 (2篇回复)
- 时序求助！ (5篇回复)
- 分频器的VHDL描述 (27篇回复)
- FPGA的工资高，但是初学者应该如何来学习FPGA (5篇回复)
- FPGA设计高级进阶 (3篇回复)
- 波形文件生成软件 (3篇回复)
- 四则运算计算器设计 (1篇回复)
- FPGA开发基本流程 (5篇回复)
- Mif文件格式 (3篇回复)
- input 后可以跟reg吗 input只能跟wire型变量吧。 (1篇回复)
- 想请教一下，有人用过高云的片内flash么，就是往片内flash写入数据 (1篇回复)
- FPGA 设计的四种常用思想与技巧（一） (5篇回复)
- 介绍状态机的一种书写方式 (29篇回复)
