- SPI简介 (1篇回复)
- Quartus ii 从哪看状态机有没有设置安全模式 (2篇回复)
- usb包结构 (1篇回复)
- SPI特征 (1篇回复)
- SPI操作模式 (1篇回复)
- 固化FPGA配置芯片 (2篇回复)
- SPI特点 (1篇回复)
- 系统最高速度计算（最快时钟频率）和流水线设计思想 (2篇回复)
- FIFO的一些重要参数 (2篇回复)
- DDR和DDR2，DDR3，区别在那里 (2篇回复)
- 什么是亚稳态？为什么两级触发器可以防止亚稳态传播 (2篇回复)
- 用modelsim在仿真MIG IP核的时候为什么Init_calib_complete一直不拉高吗？求教 (2篇回复)
- quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP (0篇回复)
- 有没有人知道在vivado怎样调用别人已经做好的IP核 (1篇回复)
- FPGA 和 CPLD 的区别 (1篇回复)
- 时序约束的概念和基本策略 (1篇回复)
- aurora接口两边的线速率必须要设置成一样吗？不一样会有什么问啊？ (0篇回复)
- 有人使用过CF卡进行开发过吗？我理解的cf卡是不是和flash那种芯片性质不一样，这种... (0篇回复)
- quartus烧程序烧到75%失败是怎么回事 (0篇回复)
- integer for generate for 有区别不 (1篇回复)
- 什么是竞争与冒险？如何消除？ (1篇回复)
- 为什么两级触发器可以防止亚稳态传播 (1篇回复)
- 系统最高速度计算（最快时钟频率）和流水线设计思想 (1篇回复)
- 简述DDR (1篇回复)
- 什么是竞争与冒险？怎样判断？如何消除 (1篇回复)
- 什么情况下用FIFO (1篇回复)
- 同步电路和异步电路 (2篇回复)
- 同步逻辑和异步逻辑 (1篇回复)
- 求大佬指点！！！ (0篇回复)
- 有没有遇见过程序下载到芯片上时运行结果好着，但是程序固化到flash里运行结果就不... (1篇回复)
- 为什么触发器要满足建立时间和保持时间 (0篇回复)
- 想自定义qpsk的映射表以及查分编码，如何将配置好的映射表以及差分编码激活呢 (0篇回复)
- 有人知道libero有除法器IP核吗 (1篇回复)
- 现在还有人做SDH的设计方案？ (0篇回复)
- 学的VHDL要不要向VerilogHDL那样写TB文件 (1篇回复)
- 异步fifo的设计(FPGA) (5篇回复)
- FPGA和CPLD的组成 (2篇回复)
- 硬件设计基本原则 (2篇回复)
- 有遇到这种报错么 ise 和 modelsim联合仿真时候报库的错误 但库已经有了 路径也都对 (0篇回复)
- .伙计们，FPGA项目结项时需要提交那些文档 (0篇回复)
