- 有人知道libero有除法器IP核吗 (1篇回复)
- 现在还有人做SDH的设计方案？ (0篇回复)
- 学的VHDL要不要向VerilogHDL那样写TB文件 (1篇回复)
- 异步fifo的设计(FPGA) (5篇回复)
- FPGA和CPLD的组成 (2篇回复)
- 硬件设计基本原则 (2篇回复)
- 有遇到这种报错么 ise 和 modelsim联合仿真时候报库的错误 但库已经有了 路径也都对 (0篇回复)
- .伙计们，FPGA项目结项时需要提交那些文档 (0篇回复)
- 有做过16红外灰度转YUV或者RGB的吗？ (0篇回复)
- 哪位有ddr4的仿真模型 (0篇回复)
- tt_nios2_hardware_tutorial (1篇回复)
- GPU和FPGA优缺点的对比详细概述 (2篇回复)
- FPGA的优点和缺点 (2篇回复)
- FPGA技术的优势及劣势 (2篇回复)
- 问一下在写通讯协议，比如I2C时，写了主机的发送和接收程序，要测试是否正确的话，... (0篇回复)
- 用quartus生成一个 FIR滤波器的IP核 参数设置完，却生成失败。 (0篇回复)
- 有大神做过OTDR方案吗？光时域反射仪，测光纤长度和光纤断点 (0篇回复)
- 谁与AI平分秋色 (0篇回复)
- 扩频理论的基础 (3篇回复)
- Sobel边缘检测算法 (1篇回复)
- 初识SDRAM (2篇回复)
- SDRAM的历史 (2篇回复)
- SDRAM和DDR的具体区别 (1篇回复)
- SDRAM与DDR的不同之处 (2篇回复)
- WinCC flexible中按钮设置，点一下为1，再点一下为0 ，咋设置 (0篇回复)
- 有没有做过用quartus生成ps配置fpga的. bin文件 (0篇回复)
- 各位大佬 ad9858(dds芯片)仿真的话怎么搞？ (3篇回复)
- 时钟偏斜 (1篇回复)
- 250M时钟FIFO 32位进64位出，输出64位数据中出现单bit误码情况 (1篇回复)
- 用Xilinx FPGA输出500路100MHz信号 还要保证信号质量 该使用哪个ip或者做什么约... (0篇回复)
- xilinx 差分对输出比如LVDS，有支持调swing的功能吗？哪位搞过？ (0篇回复)
- MATLAB的Sobel边缘检测算法实现 (1篇回复)
- VHDL锁存器的设计 (1篇回复)
- Sobel边缘检测 (1篇回复)
- 认识图像边沿检测 (1篇回复)
- 轻松实现 FPGA 加速 (1篇回复)
- pcie板卡插到主板，k7的识别不到设备，而其他的像v7 ku的都可以正常识别 (3篇回复)
- 在顶层里需要例化大几十个相同功能的模块，有什么简单方法吗？哪位大神晓得 (1篇回复)
- 图像边缘检测 (2篇回复)
- 硬件加速 (1篇回复)
