- 用EPF10K10LC84-4制作多功能电子钟 (1篇回复)
- 基于Actel FPGA的UART应用 (2篇回复)
- VERILOG四位加法 (2篇回复)
- Verilog中的信号 (1篇回复)
- RISC CPU和它的外围电路 (0篇回复)
- RISC CPU结构 (0篇回复)
- FPGA开发板为什么要使用SDRAM (2篇回复)
- CPU设计原理 (2篇回复)
- 什么是CPU (1篇回复)
- FPGA的应用场景 (2篇回复)
- DDS结构图 (1篇回复)
- 双向管脚（clocked bidirectional pin）Verilog代码 (1篇回复)
- Modelsim后仿真心得 (2篇回复)
- fpga应用的三个主要方向 (4篇回复)
- 状态机综合的问题 (6篇回复)
- vhdl介绍 (1篇回复)
- VHDL与Verilog HDL的发展历程 (1篇回复)
- vhdl和verilog的共同点 (1篇回复)
- 状态机的控制信号问题. (1篇回复)
- Verilog中的注释 (2篇回复)
- DDS原理分析 (2篇回复)
- Verilog中的信号 (1篇回复)
- DDS系统参数选择 (0篇回复)
- DDS基本原理 (0篇回复)
- 认识DDS (1篇回复)
- 有没有人用过arria 10的片子 (1篇回复)
- DDS频率可调原理 (2篇回复)
- 有做FPGA软件刷新重注的没 (0篇回复)
- FPGA 设计技巧分享 (1篇回复)
- 关于vitex2-pro的fpga烧录 (1篇回复)
- FPGA在逻辑接口领域的应用 (4篇回复)
- SDRAM与DDR有什么区别 (1篇回复)
- USB数据包 (1篇回复)
- 问一下 microlbaze 用到定时器 定时器初值和定时时间是怎么计算的啊 (0篇回复)
- usb包 (1篇回复)
- U盘的USB2.0和3.0区别 (1篇回复)
- USB硬件、概述 (1篇回复)
- Vivado 软核MicroBlaze添加GPIO后在SDK里Debug (0篇回复)
- 大家调试gtp的时候有没有遇到过加上rxbuffer就track总掉，不加rxbuffer就不掉的情况? (0篇回复)
- 有人用vivado在线调试过DCM么 (0篇回复)
