论坛 › FPGA技术交流 › Verilog HDL 程序来错误，qiuzhu

interig 发表于 2010-6-26 02:20:11

Verilog HDL 程序来错误，qiuzhu

Verilog HDL程序是这样的：<br>
<br>
module&nbsp; &nbsp; &nbsp; &nbsp; mult_4(X,Y,Z)<br>
input&nbsp; &nbsp; &nbsp; &nbsp; X,Y;<br>
output&nbsp; &nbsp; &nbsp; &nbsp; Z;<br>
<br>
assign Z=X*Y;<br>
<br>
endmodule<br>
<br>
编译时的错误：<br>
<br>
Error (10170): Verilog HDL syntax error at mult_4.v(2) near text "input";&nbsp;&nbsp;expecting ";"<br>
<br>
怎么办啊？？

AAT 发表于 2010-6-26 04:04:55

少了个";"吧....如下:<br>
<br>
&nbsp; &nbsp;module&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;mult_4(X,Y,Z);&nbsp; &nbsp;//you lost a ";" here<br>
&nbsp; &nbsp;input&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;X,Y;

interig 发表于 2010-6-26 05:20:17

哦！原来如此。它提示的是第二行有错误，我就一直在第二行找，<br>
原来错误在第一行。<br>
谢谢！！

UFO 发表于 2010-6-26 06:08:44

module&nbsp; &nbsp;&nbsp; &nbsp;&nbsp;&nbsp;mult_4(X,Y,Z)&nbsp;&nbsp;<br>
模块定义后面要加了分号 &ldquo;；&rdquo;<br>
建议认真看看书哦，这是基本的语法

encounter 发表于 2010-6-26 06:31:35

多写写代码就会养成好的习惯的。

usd 发表于 2010-6-26 07:31:24

刚开始大家写代码都不熟吧,大家一起加油吧

interig 发表于 2010-6-26 08:17:35

要多动手,多动脑筋,刚开始嘛!

usb 发表于 2010-6-26 10:14:15

和我刚学的时候一样

longtim 发表于 2010-6-26 10:25:57

呵呵，我也犯过的错，<br>
不过我是自己找到了 。<br>
现在我是先输入<br>
module ***();<br>
endmodule<br>
之后再往里添东西，<br>
begin<br>
end<br>
之类也这样。类似的错误就比较少犯了。

ngtim 发表于 2010-6-26 10:56:14

9楼的习惯比较好

查看完整版本: Verilog HDL 程序来错误，qiuzhu