Verilog HDL 程序来错误，qiuzhu

interig · 发表于 2010-6-26 02:20:11

Verilog HDL程序是这样的： 
 
module        mult_4(X,Y,Z) 
input[3:0]        X,Y; 
output[7:0]        Z; 
 
assign Z=X*Y; 
 
endmodule 
 
编译时的错误： 
 
Error (10170): Verilog HDL syntax error at mult_4.v(2) near text "input";  expecting ";" 
 
怎么办啊？？

AAT · 发表于 2010-6-26 04:04:55

少了个";"吧....如下: 
 
   module        mult_4(X,Y,Z);   //you lost a ";" here 
   input[3:0]        X,Y;

interig · 发表于 2010-6-26 05:20:17

哦！原来如此。它提示的是第二行有错误，我就一直在第二行找， 
原来错误在第一行。 
谢谢！！

UFO · 发表于 2010-6-26 06:08:44

module        mult_4(X,Y,Z)   
模块定义后面要加了分号 “；” 
建议认真看看书哦，这是基本的语法

encounter · 发表于 2010-6-26 06:31:35

多写写代码就会养成好的习惯的。

usd · 发表于 2010-6-26 07:31:24

刚开始大家写代码都不熟吧,大家一起加油吧

interig · 发表于 2010-6-26 08:17:35

要多动手,多动脑筋,刚开始嘛!

usb · 发表于 2010-6-26 10:14:15

和我刚学的时候一样

longtim · 发表于 2010-6-26 10:25:57

呵呵，我也犯过的错， 
不过我是自己找到了。 
现在我是先输入 
module ***(); 
endmodule 
之后再往里添东西， 
begin 
end 
之类也这样。类似的错误就比较少犯了。

ngtim · 发表于 2010-6-26 10:56:14

9楼的习惯比较好

		自动登录	找回密码
密码			我要注册

Verilog HDL 程序来错误，qiuzhu

相关帖子

浏览过的版块

站长推荐 /1