FPGA技术交流今日: 1 |主题: 13231|排名: 4

1 ... 121 122 123 124125126 127 128 ... 331 / 331 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 xilinx和IBM联合推出的CAPI，哪位搞过	vvt 2017-1-17	01152	vvt 2017-1-17 19:43
预览 bt1200的crc可以参考哪个协议？？？	vvt 2017-1-16	01037	vvt 2017-1-16 19:22
预览 verilog实现微分器	yuwanyu 2016-12-27	31756	陈飞龙 2017-1-13 18:08
预览 nios程序下载到epcs里上电后程序不运行，但是重新下载一次.sof文件后程序才开始运行	IPO 2017-1-13	11043	陈飞龙 2017-1-13 18:07
预览请问 .sof 文件下载失败的原因是什么？	IPO 2017-1-13	1914	陈飞龙 2017-1-13 18:05
预览 ALTERA的I/O bank为什么有的还分了3A/3B？跟分成3A 4A是由什么注意的事项？	ccs 2017-1-13	1895	陈飞龙 2017-1-13 18:04
预览 verilog 顶层文件可以是二维数组吗	ccs 2017-1-13	11271	陈飞龙 2017-1-13 18:04
预览 spartan6 xc6slx100t的clk连那个引脚？	IPO 2017-1-13	0903	IPO 2017-1-13 07:28
预览大神们有做过CORDIC的吗？	IPO 2017-1-13	0902	IPO 2017-1-13 07:26
预览什么是同步状态机？	zhiweiqiang33 2016-12-22	1888	zhiweiqiang33 2016-12-29 17:54
预览 RTL级描述方式是什么？	zhiweiqiang33 2016-12-22	1925	zhiweiqiang33 2016-12-29 17:53
预览什么是 HDL RTL级的描述方式？	zhiweiqiang33 2016-12-22	1940	zhiweiqiang33 2016-12-29 17:52
预览求至芯科技EP4CE6E22C8NV3.0版本原理图	freedom 2016-12-29	01070	freedom 2016-12-29 15:23
预览 modelsim不能仿真请问是什么问题?	小贤 2016-12-26	0955	小贤 2016-12-26 17:22
预览 initial语句如何使用？求解答；；	zhiweiqiang33 2016-12-14	41648	辉煌 2016-12-25 15:20
预览在时序模块中，采用阻塞赋值会出现什么问题吗？	IPO 2016-12-25	0916	IPO 2016-12-25 15:14
预览 BUFG U1(.I(ADC_CLK),.O(clk50MHz));	IPO 2016-12-25	0911	IPO 2016-12-25 14:50
预览为什么设计状态机要用同步呢？	zhiweiqiang33 2016-12-22	0916	zhiweiqiang33 2016-12-22 14:23
预览关于综合编译的问题	zhiweiqiang33 2016-12-12	31209	zhiweiqiang33 2016-12-19 14:36
预览求大神解答，谢谢；	zhiweiqiang33 2016-12-14	33240	zhiweiqiang33 2016-12-19 14:36
预览 nios 设计问题，	zhiweiqiang33 2016-12-13	31467	zhiweiqiang33 2016-12-19 14:35
预览怎么开始运行仿真？	zhiweiqiang33 2016-12-12	1935	zhiweiqiang33 2016-12-16 18:15
预览非阻塞赋值含义	zhiweiqiang33 2016-12-14	11079	晓灰灰 2016-12-15 10:42
预览深入理解阻塞和非阻塞赋值的不同	zhiweiqiang33 2016-12-14	0987	zhiweiqiang33 2016-12-14 15:25
预览 verilog iccr 在装载覆盖率数据时报错	zxopenwgb 2016-12-14	0924	zxopenwgb 2016-12-14 15:12
预览如何把前级输出的数据准确地传送到下一级模块中？	zhiweiqiang33 2016-12-14	01027	zhiweiqiang33 2016-12-14 15:10
预览数据有固定的帧格式，数据的起始位置如何确定？	zhiweiqiang33 2016-12-14	01041	zhiweiqiang33 2016-12-14 15:08
预览如何在后级完成数据的同步？	zhiweiqiang33 2016-12-14	0982	zhiweiqiang33 2016-12-14 15:08
预览求大神解惑	小00海 2016-12-14	0834	小00海 2016-12-14 11:31
预览大神给个建议，谢谢	zhiweiqiang33 2016-12-13	01105	zhiweiqiang33 2016-12-13 15:40
预览综合的一般原则	zhiweiqiang33 2016-12-13	0888	zhiweiqiang33 2016-12-13 15:37
预览 JTAG是哪些英文字的缩写，它表示什么意思？	zhiweiqiang33 2016-12-13	0908	zhiweiqiang33 2016-12-13 15:30
预览 fpga引脚怎么分配，	zhiweiqiang33 2016-12-13	0966	zhiweiqiang33 2016-12-13 15:29
预览请问谁有通信系统中同步技术中的M&M算法资料？	张玉华 2016-12-12	01098	张玉华 2016-12-12 23:13
预览语法问题，帮忙解答；谢谢	zhiweiqiang33 2016-12-12	01100	zhiweiqiang33 2016-12-12 11:06
预览仿真建立仿真库的问题	zhiweiqiang33 2016-12-12	0968	zhiweiqiang33 2016-12-12 11:05
预览如何使用编译工具	zhiweiqiang33 2016-12-12	0872	zhiweiqiang33 2016-12-12 11:03
预览请问哪位可以帮我看看这个怎么解决啊，小弟刚刚学，谢谢啦	hanbin_fpga 2016-12-11	11035	hanbin_fpga 2016-12-11 22:33
预览有没有做FPGA硬件加速方面的？	IPO 2016-12-11	0954	IPO 2016-12-11 21:10
预览请教各位大神，怎么设计控制逻辑控制多个UART并行执行呢，拜求	IPO 2016-12-11	01003	IPO 2016-12-11 21:10