FPGA技术交流今日: 0|主题: 13318|排名: 8

1 ... 123 124 125 126127128 129 130 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览上位机对下边的FPGA驱动的一个器件读写是随机的，在FPGA内部的状态机该怎么写	ccs 2017-1-18	31301	芙蓉王 2017-1-19 09:23
预览 Xilinx FPGA在线更新配置数据交流	Traly 2017-1-17	21085	Traly 2017-1-18 18:37
预览有没有用K7做过LVDS点屏的	ccs 2017-1-18	01100	ccs 2017-1-18 18:32
预览谁那里有FPGA项目的设计文档的模板	vvt 2017-1-17	11013	陈飞龙 2017-1-18 14:35
预览怎么用Quartus看Altera芯片的工作电流？？？	vvt 2017-1-17	11367	陈飞龙 2017-1-18 14:22
预览 DS-5是有用在FPGA上，就是用在soc上的，刚学什么都不懂，大家见谅	vvt 2017-1-17	01075	vvt 2017-1-17 19:46
预览 32个ddr3在pcb连线的时候，数据线用多少合适呀	vvt 2017-1-17	0978	vvt 2017-1-17 19:45
预览 xilinx和IBM联合推出的CAPI，哪位搞过	vvt 2017-1-17	01210	vvt 2017-1-17 19:43
预览 bt1200的crc可以参考哪个协议？？？	vvt 2017-1-16	01079	vvt 2017-1-16 19:22
预览 verilog实现微分器	yuwanyu 2016-12-27	31813	陈飞龙 2017-1-13 18:08
预览 nios程序下载到epcs里上电后程序不运行，但是重新下载一次.sof文件后程序才开始运行	IPO 2017-1-13	11109	陈飞龙 2017-1-13 18:07
预览请问 .sof 文件下载失败的原因是什么？	IPO 2017-1-13	1984	陈飞龙 2017-1-13 18:05
预览 ALTERA的I/O bank为什么有的还分了3A/3B？跟分成3A 4A是由什么注意的事项？	ccs 2017-1-13	1957	陈飞龙 2017-1-13 18:04
预览 verilog 顶层文件可以是二维数组吗	ccs 2017-1-13	11320	陈飞龙 2017-1-13 18:04
预览 spartan6 xc6slx100t的clk连那个引脚？	IPO 2017-1-13	0950	IPO 2017-1-13 07:28
预览大神们有做过CORDIC的吗？	IPO 2017-1-13	0937	IPO 2017-1-13 07:26
预览什么是同步状态机？	zhiweiqiang33 2016-12-22	1920	zhiweiqiang33 2016-12-29 17:54
预览 RTL级描述方式是什么？	zhiweiqiang33 2016-12-22	1986	zhiweiqiang33 2016-12-29 17:53
预览什么是 HDL RTL级的描述方式？	zhiweiqiang33 2016-12-22	1978	zhiweiqiang33 2016-12-29 17:52
预览求至芯科技EP4CE6E22C8NV3.0版本原理图	freedom 2016-12-29	01116	freedom 2016-12-29 15:23
预览 modelsim不能仿真请问是什么问题?	小贤 2016-12-26	01015	小贤 2016-12-26 17:22
预览 initial语句如何使用？求解答；；	zhiweiqiang33 2016-12-14	41704	辉煌 2016-12-25 15:20
预览在时序模块中，采用阻塞赋值会出现什么问题吗？	IPO 2016-12-25	0978	IPO 2016-12-25 15:14
预览 BUFG U1(.I(ADC_CLK),.O(clk50MHz));	IPO 2016-12-25	0950	IPO 2016-12-25 14:50
预览为什么设计状态机要用同步呢？	zhiweiqiang33 2016-12-22	0953	zhiweiqiang33 2016-12-22 14:23
预览关于综合编译的问题	zhiweiqiang33 2016-12-12	31280	zhiweiqiang33 2016-12-19 14:36
预览求大神解答，谢谢；	zhiweiqiang33 2016-12-14	33479	zhiweiqiang33 2016-12-19 14:36
预览 nios 设计问题，	zhiweiqiang33 2016-12-13	31549	zhiweiqiang33 2016-12-19 14:35
预览怎么开始运行仿真？	zhiweiqiang33 2016-12-12	11015	zhiweiqiang33 2016-12-16 18:15
预览非阻塞赋值含义	zhiweiqiang33 2016-12-14	11132	晓灰灰 2016-12-15 10:42
预览深入理解阻塞和非阻塞赋值的不同	zhiweiqiang33 2016-12-14	01052	zhiweiqiang33 2016-12-14 15:25
预览 verilog iccr 在装载覆盖率数据时报错	zxopenwgb 2016-12-14	0986	zxopenwgb 2016-12-14 15:12
预览如何把前级输出的数据准确地传送到下一级模块中？	zhiweiqiang33 2016-12-14	01088	zhiweiqiang33 2016-12-14 15:10
预览数据有固定的帧格式，数据的起始位置如何确定？	zhiweiqiang33 2016-12-14	01102	zhiweiqiang33 2016-12-14 15:08
预览如何在后级完成数据的同步？	zhiweiqiang33 2016-12-14	01029	zhiweiqiang33 2016-12-14 15:08
预览求大神解惑	小00海 2016-12-14	0874	小00海 2016-12-14 11:31
预览大神给个建议，谢谢	zhiweiqiang33 2016-12-13	01145	zhiweiqiang33 2016-12-13 15:40
预览综合的一般原则	zhiweiqiang33 2016-12-13	0932	zhiweiqiang33 2016-12-13 15:37
预览 JTAG是哪些英文字的缩写，它表示什么意思？	zhiweiqiang33 2016-12-13	0954	zhiweiqiang33 2016-12-13 15:30
预览 fpga引脚怎么分配，	zhiweiqiang33 2016-12-13	01007	zhiweiqiang33 2016-12-13 15:29