fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13392|排名: 4 

作者 回复/查看 最后发表
预览 新手了解FPGA组成、工作原理和开发流程 新人帖  ...2 4798345 2017-3-7 132832 小舍YZ 2017-3-7 16:28
预览 DSP英雄迟暮 FPGA是未来的替代者? attach_img zxopenhl 2017-3-7 21325 大鹏 2017-3-7 15:59
预览 使用逻辑分析仪遇到的问题,求助 zhiweiqiang33 2017-3-7 21144 zhiweiqiang33 2017-3-7 12:11
预览 逻辑思维——《时间的朋友》 zxopenhl 2017-3-6 21325 大鹏 2017-3-6 15:35
预览 三极管与MOS管的区别 zxopenhl 2017-3-6 31302 大鹏 2017-3-6 15:34
预览 PCB中过孔和通孔焊盘的区别 attachment 陈飞龙 2017-3-5 21189 大鹏 2017-3-6 15:24
预览 Cadence推出用于早期软件开发的FPGA原型验证平台Protium S1 陈飞龙 2017-3-6 21334 星坠天际 2017-3-6 15:20
预览 怎么解决这个警告,血泪求解 新人帖 Juque 2016-11-7 52136 奋斗的小孩 2017-3-6 14:57
预览 美高森美另辟蹊径实现FPGA产品差异化竞争 attach_img 陈飞龙 2017-2-26 31386 zxopen08 2017-3-6 13:04
预览 vivado的简要流程 attachment zxopenhl 2017-3-4 11178 我是一只小小鸟 2017-3-4 22:56
预览 关于verilog打印小谈 fpga_feixiang 2017-3-3 21088 星坠天际 2017-3-4 09:10
预览 FPGA与CPLD的区别 zxopenhl 2017-3-3 11018 大鹏 2017-3-4 08:54
预览 高手设计实战真经100则(英文原版) 新人帖 attachment 逆战 2017-2-15 82045 a13523417357 2017-3-3 18:12
预览 verilog里被减数小于减数会得到负数吗? vvt 2017-3-3 21206 大鹏 2017-3-3 16:44
预览 vxworks下的bsp需要改哪些文件? fpga_feixiang 2017-3-3 01038 fpga_feixiang 2017-3-3 12:11
预览 各位大虾,请问有用过SDAccel的吗 vvt 2017-3-3 0985 vvt 2017-3-3 06:44
预览 TI嵌入式处理器开始支持OPENCL vvt 2017-3-3 01153 vvt 2017-3-3 06:43
预览 阻塞赋值与非阻塞赋值的判别方法 陈飞龙 2017-2-27 31384 大鹏 2017-3-2 16:42
预览 Verilog的135个经典设计实例 【干货分享】 attachment sdfsdfsbv 2017-2-25 21454 Zing 2017-3-2 15:57
预览 vxworks下bsp开发有没有高高手? fpga_feixiang 2017-3-1 01107 fpga_feixiang 2017-3-1 14:51
预览 FPGA的soc系统的dts如何开发? fpga_feixiang 2017-3-1 01162 fpga_feixiang 2017-3-1 14:50
预览 问一下,Altera芯片参考设计去哪儿找? ccs 2017-3-1 11083 fpga_feixiang 2017-3-1 14:48
预览 问一下如果FPGA的GTX部分没用那还需要供电吗? ccs 2017-3-1 1990 fpga_feixiang 2017-3-1 14:47
预览 ISE下载到FPGA内的是什么格式的文件? 小舍YZ 2017-2-24 81935 小舍YZ 2017-3-1 14:38
预览 cpu和fpga的区别 zxopenhl 2017-3-1 01121 zxopenhl 2017-3-1 09:31
预览 数码管驱动电路设计 attach_img zxopenhl 2017-2-25 52478 星坠天际 2017-3-1 09:20
预览 求原理图一份,拜谢; zhiweiqiang33 2017-2-28 01107 zhiweiqiang33 2017-2-28 16:33
预览 FPGA_SOPC系统设计 attach_img 小舍YZ 2017-2-20 71738 小舍YZ 2017-2-28 11:43
预览 推动智能和互联企业系统发展,打造强大 4K 视频体验 attach_img 陈飞龙 2017-2-27 21379 芙蓉王 2017-2-27 16:03
预览 求助问题,老师 zhiweiqiang33 2017-2-22 21059 zhiweiqiang33 2017-2-27 15:40
预览 FPGA设计者的基本要素 zhiweiqiang33 2016-9-29 21278 zhiweiqiang33 2017-2-27 15:35
预览 智能手机时代结束:未来十年的技术战场是什么? attach_img zxopenhl 2017-2-26 11145 大鹏 2017-2-26 20:12
预览 我要弄个上位机,通过USB读取Sdram数据合成bmp图片 vvt 2017-2-26 01119 vvt 2017-2-26 14:32
预览 altera中文网站 陈飞龙 2017-2-26 01116 陈飞龙 2017-2-26 12:25
预览 请问 我的ISE软件新建project时添加路径时_pn.exe停止工作怎么办 attach_img I2C 2016-5-21 31922 wuli韬韬 2017-2-26 11:26
预览 modelsim闪退的解决方法 lcytms 2017-2-19 93811 陈飞龙 2017-2-25 16:11
预览 SDRAM 上电之后,内存里的数据是随机的还是0 IPO 2017-2-23 11068 陈飞龙 2017-2-24 11:56
预览 QUARTUS编译后同时生成sof和pof文件的设置技巧 attach_img lcytms 2017-2-19 42329 陈飞龙 2017-2-24 11:55
预览 编写Verilog 遇到的问题? zhiweiqiang33 2017-2-24 11035 陈飞龙 2017-2-24 11:53
预览 什么是可综合的verilog语句? zhiweiqiang33 2016-12-22 31240 陈飞龙 2017-2-24 11:50
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-5-16 01:53 , Processed in 0.032280 second(s), 15 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块