FPGA技术交流今日: 0|主题: 13287|排名: 1

1 ... 122 123 124 125126127 128 129 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 CPLD中的macrocells总数不够用，除了换macrocells数量多的片子外还有什么其他办法	IPO 2017-2-7	0930	IPO 2017-2-7 04:53
预览数字上变频I,Q两路输出存在问题，但是I,I或者Q,Q就输出正确，为什么？。	IPO 2017-2-7	0968	IPO 2017-2-7 04:52
预览谁知道ALTERA的芯片的NET LENGTH信息，能不能从QUARTUS中导出来？像VIVADO那样	ccs 2017-2-4	0949	ccs 2017-2-4 17:09
预览 FPGA的P脚和N脚能反接吗，就是P脚接差分信号负极，N脚接差分的正极	ccs 2017-2-4	11082	ccs 2017-2-4 17:08
预览谁有RS232转以太网的类似的代码，大神们，能否发一份	ccs 2017-2-4	0995	ccs 2017-2-4 16:24
预览 win7 64位，quartusII13没办法运行是什么鬼	ccs 2017-2-4	0908	ccs 2017-2-4 16:18
预览梦翼师兄课程笔记—炼狱传奇系列教程 ...2 3	王建飞 2014-11-18	2410605	晓灰灰 2017-1-21 14:25
预览有没有大神用过这个软件 CoeGenerator .bin转化.coe文件时数据宽度怎么设置？	ccs 2017-1-19	01040	ccs 2017-1-19 14:06
预览转：9年FPGA工作总结，苦海无涯，穷逼多	zhiweiqiang33 2017-1-17	21425	zhiweiqiang33 2017-1-19 09:54
预览上位机对下边的FPGA驱动的一个器件读写是随机的，在FPGA内部的状态机该怎么写	ccs 2017-1-18	31272	芙蓉王 2017-1-19 09:23
预览 Xilinx FPGA在线更新配置数据交流	Traly 2017-1-17	21053	Traly 2017-1-18 18:37
预览有没有用K7做过LVDS点屏的	ccs 2017-1-18	01077	ccs 2017-1-18 18:32
预览谁那里有FPGA项目的设计文档的模板	vvt 2017-1-17	1986	陈飞龙 2017-1-18 14:35
预览怎么用Quartus看Altera芯片的工作电流？？？	vvt 2017-1-17	11332	陈飞龙 2017-1-18 14:22
预览 DS-5是有用在FPGA上，就是用在soc上的，刚学什么都不懂，大家见谅	vvt 2017-1-17	01047	vvt 2017-1-17 19:46
预览 32个ddr3在pcb连线的时候，数据线用多少合适呀	vvt 2017-1-17	0942	vvt 2017-1-17 19:45
预览 xilinx和IBM联合推出的CAPI，哪位搞过	vvt 2017-1-17	01167	vvt 2017-1-17 19:43
预览 bt1200的crc可以参考哪个协议？？？	vvt 2017-1-16	01050	vvt 2017-1-16 19:22
预览 verilog实现微分器	yuwanyu 2016-12-27	31774	陈飞龙 2017-1-13 18:08
预览 nios程序下载到epcs里上电后程序不运行，但是重新下载一次.sof文件后程序才开始运行	IPO 2017-1-13	11089	陈飞龙 2017-1-13 18:07
预览请问 .sof 文件下载失败的原因是什么？	IPO 2017-1-13	1938	陈飞龙 2017-1-13 18:05
预览 ALTERA的I/O bank为什么有的还分了3A/3B？跟分成3A 4A是由什么注意的事项？	ccs 2017-1-13	1916	陈飞龙 2017-1-13 18:04
预览 verilog 顶层文件可以是二维数组吗	ccs 2017-1-13	11290	陈飞龙 2017-1-13 18:04
预览 spartan6 xc6slx100t的clk连那个引脚？	IPO 2017-1-13	0918	IPO 2017-1-13 07:28
预览大神们有做过CORDIC的吗？	IPO 2017-1-13	0914	IPO 2017-1-13 07:26
预览什么是同步状态机？	zhiweiqiang33 2016-12-22	1905	zhiweiqiang33 2016-12-29 17:54
预览 RTL级描述方式是什么？	zhiweiqiang33 2016-12-22	1940	zhiweiqiang33 2016-12-29 17:53
预览什么是 HDL RTL级的描述方式？	zhiweiqiang33 2016-12-22	1953	zhiweiqiang33 2016-12-29 17:52
预览求至芯科技EP4CE6E22C8NV3.0版本原理图	freedom 2016-12-29	01084	freedom 2016-12-29 15:23
预览 modelsim不能仿真请问是什么问题?	小贤 2016-12-26	0983	小贤 2016-12-26 17:22
预览 initial语句如何使用？求解答；；	zhiweiqiang33 2016-12-14	41666	辉煌 2016-12-25 15:20
预览在时序模块中，采用阻塞赋值会出现什么问题吗？	IPO 2016-12-25	0940	IPO 2016-12-25 15:14
预览 BUFG U1(.I(ADC_CLK),.O(clk50MHz));	IPO 2016-12-25	0926	IPO 2016-12-25 14:50
预览为什么设计状态机要用同步呢？	zhiweiqiang33 2016-12-22	0933	zhiweiqiang33 2016-12-22 14:23
预览关于综合编译的问题	zhiweiqiang33 2016-12-12	31237	zhiweiqiang33 2016-12-19 14:36
预览求大神解答，谢谢；	zhiweiqiang33 2016-12-14	33358	zhiweiqiang33 2016-12-19 14:36
预览 nios 设计问题，	zhiweiqiang33 2016-12-13	31496	zhiweiqiang33 2016-12-19 14:35
预览怎么开始运行仿真？	zhiweiqiang33 2016-12-12	1972	zhiweiqiang33 2016-12-16 18:15
预览非阻塞赋值含义	zhiweiqiang33 2016-12-14	11098	晓灰灰 2016-12-15 10:42
预览深入理解阻塞和非阻塞赋值的不同	zhiweiqiang33 2016-12-14	01018	zhiweiqiang33 2016-12-14 15:25