FPGA技术交流今日: 0|主题: 13236|排名: 2

1 ... 213 214 215 216217218 219 220 ... 331 / 331 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 modelsim10.0仿真不出波形 ...2	zhongli_i 2012-5-21	125719	qfiipjwb 2012-9-26 15:33
预览 Cyclone IV FPGA与CAN控制器SJA1000相连需要电平转换芯片吗	shen19891209 2012-9-24	1946	alagboez 2012-9-26 05:52
预览 xilinx ise中使用模运算符	yangge200011 2012-9-24	11054	alagboez 2012-9-26 05:50
预览 verilog 减法	zhiweiqiang33 2012-9-25	01272	zhiweiqiang33 2012-9-25 10:47
预览 FPGA精华资料下载	zhiweiqiang33 2012-9-25	01043	zhiweiqiang33 2012-9-25 10:24
预览 ASIC学习技巧	zhiweiqiang33 2012-9-25	0956	zhiweiqiang33 2012-9-25 10:15
预览 FPGA学习步骤	zhiweiqiang33 2012-9-25	0973	zhiweiqiang33 2012-9-25 10:06
预览数字系统的设计	zhiweiqiang33 2012-9-25	0891	zhiweiqiang33 2012-9-25 10:00
预览处理器验证方法	zhiweiqiang33 2012-9-25	0908	zhiweiqiang33 2012-9-25 09:57
预览 Xilinx IP核 license 申请方法	zhiweiqiang33 2012-9-25	01379	zhiweiqiang33 2012-9-25 09:49
预览 sdram控制器	sxymj 2012-9-23	11701	sxymj 2012-9-23 15:29
预览求助	zhiweiqiang33 2012-9-22	0845	zhiweiqiang33 2012-9-22 13:35
预览求verilog HDL程序代码	pineysong 2012-9-21	0854	pineysong 2012-9-21 22:25
预览用quartusII怎么设置使用引脚的默认输入输出状态？	zxopen88 2012-9-21	01096	zxopen88 2012-9-21 11:26
预览请问去哪能找到介绍以太网硬件卸载相关的资料？	zxopen88 2012-9-21	0967	zxopen88 2012-9-21 11:16
预览用quartusII怎么设置使用引脚的默认输入输出状态。。。	zxopen88 2012-9-21	0909	zxopen88 2012-9-21 11:10
预览 Xilinx ISE Design Suite 13.1	zxopen88 2012-9-21	1875	zhiweiqiang33 2012-9-21 10:40
预览怎么实现源时钟倍频？	zxopen88 2012-9-21	11348	zhiweiqiang33 2012-9-21 10:39
预览问下:quartus里面时序仿真的输出是不是一定会有延时呀	vvt 2012-4-26	11189	xiaopig916 2012-9-20 20:00
预览有关QUARTUS II 仿真的问题。。。	清风403 2012-9-15	21023	xiaopig916 2012-9-20 19:59
预览 STM32 3.5固件库里是不是本来就没有	ddr 2012-9-20	01004	ddr 2012-9-20 11:18
预览 PCLK是什么哦？	ddr 2012-9-20	01010	ddr 2012-9-20 10:51
预览是什么原因？能否设置为无限制接收？？	ddr 2012-9-20	0879	ddr 2012-9-20 09:34
预览电网周期分12等份实现疑惑	zhoulinzhang 2012-9-19	21094	zhoulinzhang 2012-9-20 08:51
预览我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事	ddr 2012-9-19	21193	luna370305 2012-9-19 17:29
预览 Verilog里有没有办法在两个always块里给同一个reg赋值啊？	ddr 2012-9-19	01034	ddr 2012-9-19 16:55
预览 FPGA一般怎么初始化啊？	ddr 2012-9-19	01020	ddr 2012-9-19 16:47
预览请问ise中怎么导出tcl	ddr 2012-9-19	01131	ddr 2012-9-19 16:21
预览直接把FPGA的IO口和GND相连会有什么后果？会烧坏么？	ddr 2012-9-19	01168	ddr 2012-9-19 16:16
预览 verilog编程问题	chenhebing 2012-9-19	11376	chenhebing 2012-9-19 15:06
预览电子工程师经验：FPGA设计风格须知	zhiweiqiang33 2012-9-15	31360	luna370305 2012-9-19 10:58
预览源时钟周期翻倍	luna370305 2012-9-19	0996	luna370305 2012-9-19 10:55
预览请教：想通过FPGA芯片实时的传输摄像头图像在电脑上面显示都需要哪方面知识	ddr 2012-9-19	01321	ddr 2012-9-19 09:21
预览 quartusii 里面关联块与块连接的总线能不能用网络标号	ddr 2012-9-19	01305	ddr 2012-9-19 09:20
预览大家好，问下FPGA上clk脚和pll clk脚有啥不同	ddr 2012-9-19	01106	ddr 2012-9-19 09:00
预览略谈两个月单片机设计与开发的感慨	zhiweiqiang33 2012-9-18	01325	zhiweiqiang33 2012-9-18 14:23
预览七点理由告诉你中国IC公司为啥成不了TI	zhiweiqiang33 2012-9-18	01149	zhiweiqiang33 2012-9-18 14:15
预览改变文件和程序的关联方法	zhiweiqiang33 2012-9-18	0935	zhiweiqiang33 2012-9-18 14:06
预览找高手帮助	hms 2012-9-17	01117	hms 2012-9-17 15:59
预览初学可编程IC，是选择FPGA还是CPLD？语言是选择VHDL还是Verilog？	TCL 2010-4-16	22121	fytl51cg 2012-9-17 14:07