fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13337|排名: 8 

作者 回复/查看 最后发表
预览 Verilog三段式状态机描述献给初学者 zhiweiqiang33 2012-10-6 0998 zhiweiqiang33 2012-10-6 11:43
预览 如何发现并解决FPGA设计中的时序问题 zhiweiqiang33 2012-10-6 01043 zhiweiqiang33 2012-10-6 11:39
预览 Verilog调试用系统任务和常用编译预处理语句 zhiweiqiang33 2012-10-6 01032 zhiweiqiang33 2012-10-6 11:33
预览 Modelsim的Tcl命令二 zhiweiqiang33 2012-10-6 0935 zhiweiqiang33 2012-10-6 11:19
预览 敷铜的注意点 zhiweiqiang33 2012-10-6 0974 zhiweiqiang33 2012-10-6 10:58
预览 请问chipscope都可以抓什么样的信号 怎么有的信号看不见 有的信号不能抓 zxopen88 2012-9-21 21145 alagboez 2012-9-30 23:19
预览 电路板剖制的方法及技巧 华强pcb5 2012-9-29 01882 华强pcb5 2012-9-29 11:19
预览 FPGA入门教程——详尽的基础知识 zhiweiqiang33 2012-9-25 21117 qfiipjwb 2012-9-27 16:47
预览 VGA资料 attachment zhiweiqiang33 2012-9-21 21224 alagboez 2012-9-27 15:51
预览 逻辑验证法 attachment zhiweiqiang33 2012-9-21 21091 alagboez 2012-9-27 15:49
预览 I2C协议 I2C通讯协议 attachment zhiweiqiang33 2012-9-21 21108 alagboez 2012-9-27 15:47
预览 高效状态机设计 attachment zhiweiqiang33 2012-9-21 21228 alagboez 2012-9-27 15:46
预览 逻辑设计资料 attachment zhiweiqiang33 2012-9-19 21050 alagboez 2012-9-27 15:43
预览 FPGA学习小记 zhiweiqiang33 2012-9-27 1851 alagboez 2012-9-27 15:27
预览 FPGA工程师面试试题 zhiweiqiang33 2012-9-27 1932 alagboez 2012-9-27 15:26
预览 FPGA工程师面试试题二 zhiweiqiang33 2012-9-27 1922 alagboez 2012-9-27 15:23
预览 基于FPGA的卷积编译码器的设计与实现 zhiweiqiang33 2012-9-25 41041 alagboez 2012-9-27 15:19
预览 设计全数字锁相环锁定频率在2k-5k 情迷布拉格 2010-6-26 42944 m0400220334 2012-9-27 11:15
预览 门控时钟 zhiweiqiang33 2012-9-25 1935 qfiipjwb 2012-9-26 23:17
预览 Verilog程序经验谈 zhiweiqiang33 2012-9-25 1972 qfiipjwb 2012-9-26 23:16
预览 fpga求解 assign a=b?c:d 与 if(b) a=c else a=d的区别 荼茶茶 2012-9-24 43168 qfiipjwb 2012-9-26 23:14
预览 modelsim10.0仿真不出波形  ...2 zhongli_i 2012-5-21 125996 qfiipjwb 2012-9-26 15:33
预览 Cyclone IV FPGA与CAN控制器SJA1000相连需要电平转换芯片吗 shen19891209 2012-9-24 11013 alagboez 2012-9-26 05:52
预览 xilinx ise中使用模运算符 yangge200011 2012-9-24 11118 alagboez 2012-9-26 05:50
预览 verilog 减法 zhiweiqiang33 2012-9-25 01391 zhiweiqiang33 2012-9-25 10:47
预览 FPGA精华资料下载 zhiweiqiang33 2012-9-25 01113 zhiweiqiang33 2012-9-25 10:24
预览 ASIC学习技巧 zhiweiqiang33 2012-9-25 01028 zhiweiqiang33 2012-9-25 10:15
预览 FPGA学习步骤 zhiweiqiang33 2012-9-25 01030 zhiweiqiang33 2012-9-25 10:06
预览 数字系统的设计 zhiweiqiang33 2012-9-25 0955 zhiweiqiang33 2012-9-25 10:00
预览 处理器验证方法 zhiweiqiang33 2012-9-25 0996 zhiweiqiang33 2012-9-25 09:57
预览 Xilinx IP核 license 申请方法  zhiweiqiang33 2012-9-25 01511 zhiweiqiang33 2012-9-25 09:49
预览 sdram控制器 sxymj 2012-9-23 11785 sxymj 2012-9-23 15:29
预览 求助 zhiweiqiang33 2012-9-22 0923 zhiweiqiang33 2012-9-22 13:35
预览 求verilog HDL程序代码 pineysong 2012-9-21 0917 pineysong 2012-9-21 22:25
预览 用quartusII怎么设置使用引脚的默认输入输出状态? zxopen88 2012-9-21 01158 zxopen88 2012-9-21 11:26
预览 请问去哪能找到介绍以太网硬件卸载相关的资料? zxopen88 2012-9-21 01027 zxopen88 2012-9-21 11:16
预览 用quartusII怎么设置使用引脚的默认输入输出状态。。。 zxopen88 2012-9-21 0980 zxopen88 2012-9-21 11:10
预览 Xilinx ISE Design Suite 13.1 zxopen88 2012-9-21 1974 zhiweiqiang33 2012-9-21 10:40
预览 怎么实现源时钟倍频? zxopen88 2012-9-21 11408 zhiweiqiang33 2012-9-21 10:39
预览 问下:quartus里面时序仿真的输出是不是一定会有延时呀 vvt 2012-4-26 11253 xiaopig916 2012-9-20 20:00
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-2 10:36 , Processed in 0.064423 second(s), 17 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块