fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13337|排名: 8 

作者 回复/查看 最后发表
预览 有关QUARTUS II 仿真的问题。。。 attach_img 清风403 2012-9-15 21088 xiaopig916 2012-9-20 19:59
预览 STM32 3.5固件库里是不是本来就没有 ddr 2012-9-20 01084 ddr 2012-9-20 11:18
预览 PCLK是什么哦? ddr 2012-9-20 01092 ddr 2012-9-20 10:51
预览 是什么原因?能否设置为无限制接收?? ddr 2012-9-20 0947 ddr 2012-9-20 09:34
预览 电网周期分12等份实现疑惑 zhoulinzhang 2012-9-19 21182 zhoulinzhang 2012-9-20 08:51
预览 我用ISIM做仿真时,出来的信号全是Z和X,是怎么回事 ddr 2012-9-19 21295 luna370305 2012-9-19 17:29
预览 Verilog里有没有办法在两个always块里给同一个reg赋值啊? ddr 2012-9-19 01099 ddr 2012-9-19 16:55
预览 FPGA一般怎么初始化啊? ddr 2012-9-19 01090 ddr 2012-9-19 16:47
预览 请问ise中怎么导出tcl ddr 2012-9-19 01196 ddr 2012-9-19 16:21
预览 直接把FPGA的IO口和GND相连会有什么后果?会烧坏么? ddr 2012-9-19 01241 ddr 2012-9-19 16:16
预览 verilog编程问题 chenhebing 2012-9-19 11474 chenhebing 2012-9-19 15:06
预览 电子工程师经验:FPGA设计风格须知 zhiweiqiang33 2012-9-15 31462 luna370305 2012-9-19 10:58
预览 源时钟周期翻倍 luna370305 2012-9-19 01062 luna370305 2012-9-19 10:55
预览 请教:想通过FPGA芯片实时的传输摄像头图像在电脑上面显示 都需要哪方面知识 ddr 2012-9-19 01407 ddr 2012-9-19 09:21
预览 quartusii 里面关联 块与块连接的总线 能不能用网络标号 ddr 2012-9-19 01360 ddr 2012-9-19 09:20
预览 大家好,问下FPGA上clk脚和pll clk脚有啥不同 ddr 2012-9-19 01167 ddr 2012-9-19 09:00
预览 略谈两个月单片机设计与开发的感慨 zhiweiqiang33 2012-9-18 01431 zhiweiqiang33 2012-9-18 14:23
预览 七点理由告诉你中国IC公司为啥成不了TI zhiweiqiang33 2012-9-18 01225 zhiweiqiang33 2012-9-18 14:15
预览 改变文件和程序的关联方法 zhiweiqiang33 2012-9-18 01014 zhiweiqiang33 2012-9-18 14:06
预览 找高手帮助 attachment hms 2012-9-17 01169 hms 2012-9-17 15:59
预览 初学可编程IC,是选择FPGA还是CPLD?语言是选择VHDL还是Verilog? TCL 2010-4-16 22202 fytl51cg 2012-9-17 14:07
预览 时序分析 attachment zhiweiqiang33 2012-9-14 11081 alagboez 2012-9-17 08:27
预览 verilog 资料共享! attachment zhiweiqiang33 2012-9-14 1903 alagboez 2012-9-17 08:25
预览 请问哪位高手知道Cyclone IV E器件怎么加密啊 shen19891209 2012-9-14 1951 alagboez 2012-9-17 08:22
预览 Altera下载线求助 zyyaoyao 2012-9-14 11036 alagboez 2012-9-17 08:20
预览 DSP从入门到精通全集二 attachment zhiweiqiang33 2012-9-14 11009 alagboez 2012-9-17 08:18
预览 FPGA的JTAG烧写注意事项 zhiweiqiang33 2012-9-1 93463 alagboez 2012-9-17 08:16
预览 FPGA嵌入51内核的方法 zhangqinguili 2012-9-14 11111 alagboez 2012-9-17 08:15
预览 八通道数据采集系统设计 attachment zhiweiqiang33 2012-9-15 11149 alagboez 2012-9-17 08:14
预览 【问题探讨】相同的程序换了不同型号的FPGA之后运行不正确了 gaoyadianta 2012-9-14 1948 alagboez 2012-9-17 08:12
预览 串口知识简介及无源RS232-485转换器的制作方法 zhiweiqiang33 2012-9-15 1968 alagboez 2012-9-17 08:10
预览 三极管的作用 zhiweiqiang33 2012-9-15 1944 alagboez 2012-9-17 08:08
预览 电烙铁的基本使用技巧及教程 zhiweiqiang33 2012-9-15 1991 alagboez 2012-9-17 08:07
预览 关于verilog综合 zhiweiqiang33 2012-9-15 1967 alagboez 2012-9-17 08:03
预览 关于BRAM bomb1990 2012-9-16 11221 alagboez 2012-9-17 08:02
预览 verilog学习资料,网上找到的,希望对大家有帮助 attachment  ...2 梁志光 2011-11-23 104657 fytl51cg 2012-9-16 21:38
预览 请问verilog中用了两个always之后就不能用assign了吗? pxpwoa 2012-9-13 11037 @HDL现场 2012-9-14 14:29
预览 verilog 状态延时 延时3个周期 yuahua 2012-9-11 52031 wangchunsheng 2012-9-13 18:14
预览 求助; zhiweiqiang33 2012-9-13 0995 zhiweiqiang33 2012-9-13 09:13
预览 速度面积比的计算 bafndp 2012-9-13 01155 bafndp 2012-9-13 08:19
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-2 09:52 , Processed in 0.064164 second(s), 16 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块