如何处理RAM的输入输出与双向数据总路线的连接

如何处理RAM的输入输出与双向数据总路线的连接
在QUARTUS里调用RAM,有数据输入和数据输出,它们是分开的.而总线是个双向的,怎么连接起来?

我的解决方法是加了下面的一个模块,这样是可以读数据,可是我在PCI里的时序,要读两次才能读出正确的数据.

网上找,都没有找到相关芯片关于数据输入输出与总路线的连接方法,所以请教高手指点:如何连接RAM的数据输入输出到双向的数据总路线上?
module ioprocess(
oe_,
din,
dout,
LD_a
);
input  oe_;
input  [7:0] din;
output [7:0] dout;
inout  [7:0] LD_a;
//reg    [7:0] LD_a_buffer;

wire    [7:0] dout;

assign  dout=LD_a;
assign  LD_a= (oe_==0) ? (din) : 8'bz;  
endmodule

我的做法：
module dut( rden, data, datai, datao );
input rden;
input datai;   //from ram dataout
output datao;   //to ram datain
inout data;

assign datao = data;
assign data = rden ? datai : 'hz;
endmodule

我的做法：
module dut( rden, data, datai, datao );
input rden;
input datai;   //from ram dataout
output datao;   //to ram datain
inout data;

assign datao = data;
assign data = rden ? datai : 'hz;
endmodule